TMS320F2812與ARINC429數(shù)據(jù)總線之間的通信設(shè)計(jì)[圖]

2．1 TMS320F2812
在整個系統(tǒng)中，TI公司的DSP芯片是整個接口系統(tǒng)的核心，采用TMS320F2812，主要用來控制各個部分協(xié)調(diào)工作，完成對接收／發(fā)送數(shù)據(jù)的處理和與CPLD配合產(chǎn)生收發(fā)模塊所需要的控制信號。作為TI公司首推的TMS320F2812具有很高的性價(jià)比，廣泛應(yīng)用于工業(yè)控制，特別是應(yīng)用于處理速度、處理精度等方面要求較高的領(lǐng)域，在電子控制領(lǐng)域發(fā)揮著重要的作用，推動了電子信息化的進(jìn)程。由于TMS320F2812采用了先進(jìn)的改進(jìn)型哈佛結(jié)構(gòu)，流水線技術(shù)，指令執(zhí)行速度快，具有可高達(dá)150 MIPS的處理能力，完全能夠滿足ARINC429信號的處理。并且片內(nèi)具有128 k Flash存儲器，使得電路的設(shè)計(jì)比較簡單。
2．2 HS-3282簡介
HS-3282是美國Harris公司生產(chǎn)的專門面對ARINC429總線的一種高性能CMOS總線接口芯片，能滿足ARINCA29協(xié)議的譯碼、時分復(fù)用、串行數(shù)據(jù)協(xié)議等標(biāo)準(zhǔn)的要求。當(dāng)它與驅(qū)動芯片HS-3182配合使用時，能正確收發(fā)ARINCA29規(guī)范數(shù)據(jù)，且抗干擾性能好。因而采用其來設(shè)計(jì)ARIN-C429總線接口電路既簡單、有效，又能保證可靠性。
HS-3282包含兩路接收器和一路發(fā)送器，接收器和發(fā)送器分別獨(dú)立工作。兩個分別獨(dú)立的接收器直接與ARINC429總線相連，并以十倍于接收數(shù)據(jù)速率的頻率工作，發(fā)送器的數(shù)據(jù)速率可以與接收器速率相同或不同。盡管兩個接收器工作在同一個頻率下，但是它們獨(dú)立工作并異步接收串行數(shù)據(jù)。ARINC總線接口芯片發(fā)送器主要包括FIFO存儲器和時鐘電路。FIFO存儲器能夠?yàn)榘l(fā)送器連續(xù)保存8個ARlNC數(shù)據(jù)。時鐘電路用來正確分隔每個ARINC數(shù)據(jù)字以滿足ARINC429規(guī)范。盡管ARINC429規(guī)范指定為包含校驗(yàn)位的32位字，通過編程，HS-3282的數(shù)據(jù)字長度也可以為25位。HS-3282接收器是將串行429數(shù)據(jù)轉(zhuǎn)換為2個并行的16位數(shù)據(jù)，而發(fā)送器則是將2個并行的16位數(shù)據(jù)轉(zhuǎn)化為串行429數(shù)據(jù)。
2．3 ARINC數(shù)據(jù)收發(fā)模塊
該模塊主要完成ARINC429數(shù)據(jù)的接收、發(fā)送和速率轉(zhuǎn)換等功能，利用1片高性能的ARINC429數(shù)據(jù)收發(fā)芯片HS-3282和1片ARINC429數(shù)據(jù)發(fā)送驅(qū)動芯片HS-3182完成一路接收和一路發(fā)送通道，由它們完成數(shù)據(jù)緩存，串／并、并／串轉(zhuǎn)換和系統(tǒng)內(nèi)部邏輯信號與ARINC429差分信號的轉(zhuǎn)換。
HS-3182為正式差分輸出，用來把要發(fā)送的信息轉(zhuǎn)變?yōu)榉螦RINC429傳輸規(guī)范的電平，與驅(qū)動芯片HS-3182相連的電容用來改善輸出數(shù)據(jù)的上升沿和下降沿，這里對于不同的數(shù)據(jù)傳輸速率選擇不同的電容，75 pF電容對應(yīng)ARINC429總線高速工作狀態(tài)，300 pF電容對應(yīng)低速作狀態(tài)，這兩個電容極其重要，為了提高穩(wěn)定性、降低干擾，最好采用軍品電容。
數(shù)據(jù)發(fā)送單元主要完成把并行的信息轉(zhuǎn)化為串行信息，再把串行信息轉(zhuǎn)變?yōu)殡p極性歸零碼，發(fā)送至ARINC429總線。數(shù)據(jù)接收單元主要把ARINC429總線上來的雙極性歸零串行信息轉(zhuǎn)變?yōu)橐话愕拇行畔?，再?jīng)過移位寄存器轉(zhuǎn)換為并行信息。ARINC429數(shù)據(jù)發(fā)送／接收單元的原理圖如圖2所示。

HS-3282中D／R1接F2812的外部中斷，使429數(shù)據(jù)接收為中斷接收；CWSTR、ENTX、TX／R、MR等經(jīng)電平轉(zhuǎn)換連接到F2812的I／O口；429DI(A)和429DI(B)直接連接429總線，接收來自429總線的數(shù)據(jù)；429D0及／429D0和HS-3182的DATA(A)、DATA(B)連接，將HS-3282發(fā)送器的數(shù)據(jù)經(jīng)HS-3182驅(qū)動后發(fā)送至429總線。
2．4 CPLD邏輯控制
對于F2812，每個區(qū)域的讀、寫操作時序都可以單獨(dú)配置，且每個區(qū)域都有片選信號，當(dāng)片選信號被置低(置0)，那么當(dāng)前用戶將訪問相應(yīng)的存儲空間(讀、寫操作)。在本系統(tǒng)中，選用Zone0空間，Zone0占用的外部總線地址為0x2000～0x3FFF，當(dāng)XA[13]為高電平，XA[14]為低電平時選擇ZoneO空間，Zone0片選使能邏輯如圖3所示。