如何選用合適DSP元件進行低功率設計

　　許多嵌入式處理器都宣稱它們的功耗最低。但是事實上沒有一顆元件能在所有的應用中保持最低功耗，因為低功耗的定義與應用環(huán)境習習相關，適合某種應用的晶片設計很可能會給另一種應用帶來難題?？蓴y式應用多半是根據(jù)電池壽命來定義低功耗，這類應用的功能相當廣泛，操作模式也千變萬化。電信系統(tǒng)元件若要滿足應用電源需求，就必須在功率預算范圍內處理所要求的通道數(shù)目，同時透過封裝和電路板將功耗散逸，以確保元件保持在額定溫度范圍內；另外，這些基礎設施應用也很重視最大負載條件下的功耗。因此，為了達到功耗要求，DSP供應商會針對目標應用選擇最合適的元件制程、電路設計、電壓和頻率操作點以及整體架構。

　　省電技術

　　DSP供應商有許多技術可以用來降低功耗，并且達成效能目標，包括：

　　●選擇適當制程；

　　●電晶體設計技術；

　　●選擇正確的操作頻率和電壓；

　　●選擇正確的架構，包括整合度、記憶體架構和運算處理單元；

　　●採用散熱效率很高的封裝，確保元件保持在特定操作溫度范圍內。

　　功耗來源

　　無論應用為何，元件功耗都包含下面幾種來源：

　　漏電功耗（leakage Power）

　　元件的漏電功耗為固定值，不受處理器動作或操作頻率影響，但會隨著制程、操作電壓和溫度而改變。低精密度（low geometry）制程的漏電功耗多半會跟著電壓和溫度而呈指數(shù)增加。

　　時脈功耗（clocking power）

　　元件的時脈功耗與時脈頻率成正比。高整合度元件的晶片面積多半用于記憶體或暫存器等同步組件，如果時脈架構設計不良，那么無論元件實際工作量多寡，其功耗都會保持不變。

　　操作功耗（acTIve power）

　　與元件當時所執(zhí)行的實際系統(tǒng)功能有關。

　　除了上述來源之外，元件功耗還會受到兩大因素影響：

　　元件電流

　　元件電流越高，電池電力的消耗速度就越快，有時還會超出功率預算范圍而導致供應電壓下降，使元件脫離正常操作區(qū)而造成錯誤。

　　元件/系統(tǒng)溫度升高

　　元件若無法有效散熱，其溫度就可能超出額定范圍而造成操作錯誤。

　　下列最佳化技術會以不同方式解決前述各種功耗問題。

　　選擇適當制程

　　為了使不同應用的效能和功耗達到最佳化，德州儀器（TI）能提供各種制程類型，例如TI的130奈米低漏電制程在1.5V操作時幾乎沒有漏電流，對于DSP多半處于閑置狀態(tài)的可攜式應用而言，這種低漏電制程就能幫助它們節(jié)省功耗。另一種高效能制程的漏電流較大，卻能在1.2V下操作，採用該制程的元件可以達到低漏電制程的兩倍MHz效能。在較重視最大操作功耗（fully-active power）的基礎設施應用里，這種高效能制程的競爭力還勝過低漏電制程，原因有兩點：首先，低漏電運算處理單元的操作頻率只有高效能制程的一半，這表示其數(shù)量必須加倍才能提供同樣效能，但這會導致元件成本提高。其次，由于功耗與電壓平方成正比，故在其他條件相同的情形下，高效能制程的操作功耗只有低漏電制程的（1.2V/1.5V）2或是64％。由于低操作功耗對于基礎設施應用的重要性通常會超過低漏電功耗，因此高效能制程就成為這類應用的最佳選擇。

　　電晶體設計

　　同樣制程的電晶體也可以有不同的開關臨界電壓（VT），例如低VT電晶體的切換速度較快，高VT電晶體的漏電流則較小，晶片只需在會影響速度的部份使用低VT電晶體，其它電路則採用高VT電晶體以節(jié)省電力。設計人員的元件資料庫應包含高VT和低VT電晶體所構成的基本邏輯閘（NAND、NOR和INVERT等），他們有時還會使用中間臨界電壓（middle-VT）的電晶體。一般說來，除非為了滿足重要的效能要求，否則應盡量使用高VT電晶體組成的邏輯閘。

　　元件操作點：電壓和頻率

　　數(shù)種元件時脈供應方式可以節(jié)省功耗：

　　●多時脈域（multiple clock domain）；

　　●動態(tài)頻率調整（dynamic frequency scaling）；

　　●時脈閘控（clock gating）。

　　除了時脈，調整電壓也能降低功耗：

　　●靜態(tài)電壓調整；

　　●動態(tài)電壓/頻率調整；

　　●多電壓域（multiple voltage domain）。

　　多時脈域

　　時脈域是元件中使用同一個時脈頻率的部份。將晶片電路分成多個時脈域可以讓每個部份以最適當?shù)乃俣炔僮?，進而節(jié)省電力。例如高效能DSP可能需要以1GHz操作，但連接至立體聲編碼解碼器界面的串列埠卻只需12MHz的速度。雖然多時脈域設計還需要同步電路和橋接電路讓訊號跨越不同的時脈域，其能大幅降低整體功耗。

　　頻率調整

　　元件的某些時脈域在不同時間可能會有不同的操作需求，例如處理器若在某段時間只有10％的運算需求，那么將時脈頻率減為平常的1/10就能大幅降低時脈功耗。動態(tài)時脈調整電路的設計必須非常小心，以確保同步邏輯電路收到穩(wěn)定而不會跳動的最小負載週期時脈。頻率調整對于使用電池的應用最有幫助。

　　時脈閘控

　　時脈閘控會切斷閑置電路的時脈，其中又以睡眠模式的做法最簡單，它讓使用者利用軟體關掉晶片部份電路。其它技術則自動將元件某些部份的時脈關掉，直到有需要時再啟動，例如乙太網(wǎng)路的媒體存取控制器（MAC）平?？商幱谒吣Ｊ?，等到它偵測到網(wǎng)路后才開始工作。時脈閘控也和頻率調整一樣適合所有使用電池的應用。

　　靜態(tài)電壓調整

　　若應用的效能需求較低，元件也可在較低電壓下操作。舉例來說，若DSP是在1.2V電壓下以720 MHz速率工作，它也能使用1.1V電壓并以600MHz頻率操作。由于功耗與電壓平方成正比，在1.1V電壓下以600MHz速率操作的功耗只有720MHz功耗的（1.1V/1.2V）2，大約是84％左右。另外，操作功耗也會因為時脈頻率降低而減少兩成。

　　動態(tài)電壓/頻率調整

　　這種技術讓電壓隨著頻率而減少以進一步節(jié)省功耗。頻率的切換同樣必須非常小心，元件應先將時脈切斷，然后才改變操作電壓。動態(tài)電壓/頻率調整技術非常適合可攜式應用。

　　電壓域

　　多域的觀念同樣適用于電壓，設計人員可以根據(jù)效能需求將晶片分成多個部份，而每個部份使用不同的電壓。由于不同的電壓域必須以隔離電路分開，保護它們不受其它電壓域的損害，因此這種技術用于設計時必須相當謹慎。它們還必須提供轉換電路，用來轉換跨越不同電壓域的訊號。多電壓域需要多組電源，然而晶片內建穩(wěn)壓器的效率通常都比不上電路板層級的電源供應器，因此這類設計多半需要由電路板供應多組電源，這正是多電壓域技術的缺點之一：因為電路板需要增加多個電源層，使得設計復雜性大幅提升。

　　電源閘控（Power supply gaTIng）

　　電源閘控又比時脈閘控技術更進一步，它會直接切斷晶片閑置電路的電源。由于這種技術更復雜，又需要隔離電路，因此通常會用于比時脈閘控技術（以個別電路為單位）還大的范圍（多半以模組為單位）。這種技術和多電壓域技術也有所不同，其隔離電路會內建于晶片，避免增加電路板設計的復雜性。

　　操作點技術的應用范圍

　　上述技術是否有用，端賴使用者是根據(jù)電池壽命或最大功耗來*斷應用系統(tǒng)的優(yōu)劣。某些技術幾乎對所有應用都有幫助，例如多時脈域和多電壓域技術只需用到時脈頻率和電壓，所以任何應用系統(tǒng)都可以採用這兩種技術。域的數(shù)目只會受到這些技術所帶來的設計復雜性限制，多電壓域還可能受到電路板復雜性的影響。同樣地，多數(shù)元件的電路并非都是在最大負載條件下操作，因此時脈閘控技術（尤其採用自動控制方式的技術）在許多應用都能發(fā)揮作用。靜態(tài)電壓調整對所有應用都有好處，因為元件只會在提供所需效能的必要電壓下操作。

　　應用系統(tǒng)若以電池為電源，并提供多種操作模式，那么頻率調整和動態(tài)電壓/頻率調整技術就能發(fā)揮最大作用；另一方面，這些方法對于重視最大功耗的應用卻沒有太大用處。除此之外，電源閘控對于這些類似于基礎設施的應用可能也