3/3相雙繞組感應(yīng)發(fā)電機(jī)勵(lì)磁控制系統(tǒng)

　　電壓檢測使用三相變壓器,電流檢測使用HL電流傳感器。電平轉(zhuǎn)換電路用來將檢測到的信號(hào)轉(zhuǎn)換為0～5V的電平。A/D轉(zhuǎn)換器選用ADS7862。保護(hù)電路使用電壓比較器311得到過壓/過流故障信號(hào)。

　　DSP完成以下四項(xiàng)工作:數(shù)據(jù)的采集和處理、控制算法的完成、PWM脈沖值的計(jì)算和保護(hù)中斷的處理。

　　FPGA完成以下三項(xiàng)工作:管理DSP和各種外部設(shè)備的接口;脈沖的輸出和死區(qū)的產(chǎn)生;保護(hù)信號(hào)的處理。

　　3 使用FPGA實(shí)現(xiàn)DSP和ADS7862之間的高速接口

　　ADS7862是TI公司專為電機(jī)和電力系統(tǒng)控制而設(shè)計(jì)的A/D轉(zhuǎn)換器。它的主要特點(diǎn)是:4個(gè)全差分輸入接口,可分成兩組,兩個(gè)通道可同時(shí)轉(zhuǎn)換;12bits并行輸出;每通道的轉(zhuǎn)換速率為500kHz?？刂品椒?由A0線的值決定哪兩個(gè)通道轉(zhuǎn)換;由Convst線上的脈寬大于250ns的低電平脈沖啟動(dòng)轉(zhuǎn)換;由CS和RD線的低電平控制數(shù)據(jù)的讀出,連續(xù)兩次讀信號(hào)可以得到兩個(gè)通道的數(shù)據(jù)。

　　系統(tǒng)中使用了兩片ADS7862,它們的控制線使用同樣的接口,數(shù)據(jù)線則分別和DSP的高/低16位數(shù)據(jù)線中的低12位相連接。這樣DSP可以同時(shí)控制兩片A/D轉(zhuǎn)換器:4通道同時(shí)轉(zhuǎn)換;每次讀操作可以得到兩路數(shù)據(jù)。

　　如圖3所示,將A/D轉(zhuǎn)換器的控制信號(hào)映射為DSP的三個(gè)外部端口:A0、ADCS(和ADRD使用一個(gè)端口)和CONVST。在FPGA中使用邏輯譯碼器對端口譯碼。利用AHDL語言編寫的譯碼程序如下:

　　TABLE

　　A[23..12], IS, RW=>A0, ADCS, CONVST, PWM1, PWM2,

　　PWM3, PWM, PRO, CLEAR；

　　H″810″,　0,　0=>　0,　1,　1,　1,　1,　1,　1,　1,　1；

　　H″811″,　0,　1=> 1,　0,　1,　1,　1,　1,　1,　1,　1；

　　H″812″,　0,　0=> 1,　1,　0,　1,　1,　1,　1,　1,　1；

　　H″813″,　0,　1=> 1,　1,　1,　0,　1,　1,　1,　1,　1；

　　H″814″,　0,　0=>　1,　1,　1,　1,　0,　1,　1,　1,　1；

　　H″815″,　0,　0=>　1,　1,　1,　1,　1,　0,　1,　1,　1；

　　H″816″,　0,　0=>　1,　1,　1,　1,　1,　1,　0,　1,　1；

　　H″817″,　0,　1=>　1,　1,　1,　1,　1,　1,　1,　0,　1；

　　H″817″,　0,　0=>　1,　1,　1, 1,　1,　1,　1,　1,　0；

　　END TABLE

上一頁 1 2 3 下一頁