<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > FPGA:矢志不移 奔向未來

          FPGA:矢志不移 奔向未來

          作者: 時間:2008-01-21 來源:網(wǎng)絡(luò) 收藏
          最近一段日子,經(jīng)常聽到業(yè)內(nèi)人士對電子行業(yè)這半年來的負(fù)面評價。通信業(yè)行業(yè)的不景氣,使許多半導(dǎo)體公司的股票都在下跌,消費(fèi)類電子市場雖然火爆,但其競爭的殘酷性導(dǎo)致半導(dǎo)體公司費(fèi)盡心血但利潤極低。通過調(diào)整、整合、收購、分離等方式,更加專注在自己更擅長的領(lǐng)域,是半導(dǎo)體公司擺脫困境的主要方式。我們可以看到很多這樣的例子,ADI將手機(jī)業(yè)務(wù)賣給了聯(lián)發(fā)科,表示專注在模擬和DSP領(lǐng)域;LSI合并Agere并分離自己消費(fèi)業(yè)務(wù),也是進(jìn)一步加強(qiáng)和專注在網(wǎng)絡(luò)通信方面的實(shí)力;最近從TI內(nèi)部人員那得知,TI未來的重點(diǎn)也將放在模擬技術(shù)方面,畢竟這塊的利潤更豐厚些。

          從小池塘里的大魚到大海里的小魚

          "展望整個半導(dǎo)體市場,只有是黑暗中的亮點(diǎn)。"這句話雖然夸張,卻也不無道理。這兩年來,的價格、功耗在不斷降低,同時性能越來越高,加上它靈活的可編程特性,非常適合目前對成本、功耗、產(chǎn)品個性化和快速上市的苛刻要求。過去,以其復(fù)雜龐大的架構(gòu),主要定位于電信市場等對速度、性能要求很高的領(lǐng)域。而現(xiàn)在,F(xiàn)PGA已經(jīng)可以應(yīng)用到更廣泛的領(lǐng)域中去了,高端消費(fèi)類電子、HDTV、PDA、醫(yī)療、安防等。就拿賽靈思公司來說,5年前,它90%的收入來自電信市場,而現(xiàn)在,非電信市場正以25%的速度增長,消費(fèi)類電子市場的份額已經(jīng)達(dá)到15%。賽靈思公司CTO Ivo Bolsens形容,"過去賽靈思就象是小池塘里的大魚,雖然占領(lǐng)了可編程邏輯市場55%的市場份額,但整個目標(biāo)市場總共也就50億美金,而現(xiàn)在不斷拓展的廣泛應(yīng)用使得我們就如暢游在大海中的小魚,目標(biāo)市場涵蓋了高端FPGA、ASSP和ASIC、嵌入式平臺、DSP等領(lǐng)域,整個市場規(guī)模達(dá)到400-500億美金甚至更多,F(xiàn)PGA有巨大的發(fā)展空間。"

          挑戰(zhàn)技術(shù)極限靠膽識 靠實(shí)力

          那么,到底是什么原因讓FPGA突破了狹窄的市場局限,走向更廣泛的應(yīng)用呢?Bolsens先生為我們詳細(xì)分析了這個問題。

          首先,F(xiàn)PGA廠商一直都在積極地采用最先進(jìn)的半導(dǎo)體生產(chǎn)工藝技術(shù)。從130nm到90nm,再到65nm。越來越先進(jìn)的生產(chǎn)工藝會大大提高FPGA電路的集成度和性能,減少成本、尺寸和功耗。但另一方面,更先進(jìn)工藝技術(shù)對晶體管的特性和FPGA廠商的技術(shù)實(shí)力及資金實(shí)力都是極大的挑戰(zhàn)。更小的納米工藝會改變晶體管的特性,電壓飽和,泄漏電流增大,這就要求FPGA廠商必須找到技術(shù)上的解決辦法;此外,每次更新生產(chǎn)工藝都意味著巨大的資金投入和更長的投資回報期,只有資金雄厚、擁有廣泛應(yīng)用市場、足夠大的批量做后盾的公司才有實(shí)力承擔(dān)。Altera、Xilinx這對FPGA行業(yè)的雙雄一直都在馬不停蹄采用更先進(jìn)的半導(dǎo)體工藝,不斷推出基于新工藝的產(chǎn)品,據(jù)了解,兩家廠商正緊鑼密鼓地謀劃45nm產(chǎn)品的研發(fā),再一次挑戰(zhàn)技術(shù)極限,估計45nm FPGA產(chǎn)品的面世也是指日可待的事情了。

          此外,在架構(gòu)上,F(xiàn)PGA集成進(jìn)去更多硬核,以滿足特定市場的特定需求,比如PCIe、DSP、以太網(wǎng)總線、串行收發(fā)器等。

          在功耗上,F(xiàn)PGA廠商找到了特定的技術(shù)來減少因更先進(jìn)的納米技術(shù)帶來的晶體管泄漏電流,適時關(guān)閉暫時不使用的邏輯單元和功能來降低功耗,同時通過軟件來幫助客戶優(yōu)化性能??傊現(xiàn)PGA廠商從整個設(shè)計鏈的每一個環(huán)節(jié)進(jìn)行全面優(yōu)化,讓客戶可充分享受先進(jìn)納米技術(shù)帶來的性能、成本和價格優(yōu)勢。

          除了以上這些方面,賽靈思還提供很多標(biāo)準(zhǔn)的IP給客戶,并為一些熱門應(yīng)用提供交鑰匙的方案,如視頻、無線等,以及為汽車電子等特殊應(yīng)用市場提供定制化的平臺??偟膩碚f,賽靈思為客戶提供的是從通用器件到專用市場的全面解決方案,只有這樣才能有足夠的實(shí)力應(yīng)對市場和資金上的挑戰(zhàn)和風(fēng)險。

          市場給FPGA帶來巨大機(jī)遇

          Bolsens先生進(jìn)一步分析了為什么"FPGA成為半導(dǎo)體市場上的一大亮點(diǎn)"。事實(shí)上,是終端市場的發(fā)展為FPGA帶來了更多機(jī)遇。在終端市場上,音頻、視頻和數(shù)據(jù)的同步處理成為一個主要趨勢,包括數(shù)字電視、便攜式產(chǎn)品、醫(yī)療、汽車等應(yīng)用都要求對音頻、視頻和數(shù)據(jù)進(jìn)行同時傳輸和處理,這稱為三重播放。三重播放的實(shí)現(xiàn)要求具備三方面的能力,其一,數(shù)字信號處理能力,能夠處理音視頻和數(shù)據(jù)信號;其二,高速運(yùn)算能力,對數(shù)據(jù)進(jìn)行分析;其三,包處理能力,負(fù)責(zé)數(shù)據(jù)的傳輸。FPGA在這個趨勢上扮演一個非常重要的角色,既支持基礎(chǔ)設(shè)施,也支持終端產(chǎn)品。以賽靈思的產(chǎn)品來說,對三重播放基礎(chǔ)設(shè)施的支持主要是由賽靈思的高端器件支持,比如Virtex-5,在這三方面都做了很多的專門設(shè)計,比如有非常強(qiáng)大的DSP處理功能,有強(qiáng)大的互聯(lián)功能,以及提供強(qiáng)大的運(yùn)算功能,能夠支持企業(yè)級和電信級的應(yīng)用。對消費(fèi)電子這些大規(guī)模應(yīng)用的領(lǐng)域,賽靈思的Spartan產(chǎn)品,可以對用戶的設(shè)計進(jìn)行保護(hù)。Spartan產(chǎn)品線上最新的一員就是Spartan-3A DSP。

          在數(shù)字信號處理能力方面,目前基于處理器的數(shù)字信號處理器都有一個處理能力的上限, 5G/s。但目前正在出現(xiàn)的一些消費(fèi)電子類的應(yīng)用,都要求有5G-30G/s的速度。傳統(tǒng)的基礎(chǔ)結(jié)構(gòu)和基站對運(yùn)算量的要求更是達(dá)到350G/s。為了順應(yīng)這個性能要求,賽靈思一個最重大的改進(jìn)就是把以前的邏輯單元替換成DSP,同時在持續(xù)地達(dá)到這個運(yùn)算量所需要的功耗比過去反而降低了。如Virtex-5比Virtex-4功耗降低了75%。

          包處理能力方面的需求也很大,網(wǎng)絡(luò)安全、3D等都會用到包處理。在互聯(lián)性方面,很多新的互聯(lián)標(biāo)準(zhǔn)不斷推出,系統(tǒng)需要一個可編程的接口來兼容這些標(biāo)準(zhǔn)。和專用芯片比起來,F(xiàn)PGA擁有10倍的速度,而成本和功耗降低10倍。

          在計算能力方面,F(xiàn)PGA最早是通過PCI和處理器連到一起,來滿足計算處理能力的要求。最新的進(jìn)展是FPGA可以直接和主處理器連接,而不需要通過南北橋、總線來進(jìn)行連接,同時能夠訪問它的內(nèi)存,在該階段FPGA作為協(xié)處理器形式出現(xiàn);而在最新的第三階段,在多核系統(tǒng)里,F(xiàn)PGA作為與處理器對等的角色出現(xiàn),F(xiàn)PGA地位已經(jīng)上升成為處理器平等、合作的伙伴關(guān)系。這種對等結(jié)構(gòu)非常新,同時也有很多技術(shù)挑戰(zhàn)。

          在高速運(yùn)算領(lǐng)域里,F(xiàn)PGA的功耗有絕對的優(yōu)勢,省卻了散熱器、處理器總線這些體系結(jié)構(gòu)的限制,從而達(dá)到很高的I/O處理能力。此外,還有一個非常重要的因素就是軟件與硬件的完美結(jié)合,用軟件直接進(jìn)行優(yōu)化,這方面需要FPGA廠商的合作伙伴投入很大的工作量。

          生態(tài)圈比以往更加重要

          Bolsens先生特別強(qiáng)調(diào)了FPGA產(chǎn)業(yè)生態(tài)圈的重要性。對于現(xiàn)在的FPGA廠商來說,一個很大的挑戰(zhàn)在于FPGA各種各樣的創(chuàng)新應(yīng)用越來越多,F(xiàn)PGA廠商自己都無暇顧及這些嶄新的應(yīng)用,此外,軟硬件的協(xié)同設(shè)計,尤其是通過軟件加強(qiáng)對終端市場的應(yīng)用進(jìn)行定制化設(shè)計,為嶄新的應(yīng)用提供解決方案,更需要多方合作伙伴的支持和合作。因此,為了能夠更好地推動FPGA在更廣泛市場的應(yīng)用,建立一個FPGA產(chǎn)業(yè)的生態(tài)圈比以往都更加迫切和必要。

          在中國市場上,賽靈思的思路主要有兩方面。第一,賽靈思將對于能夠幫助賽靈思建立產(chǎn)業(yè)鏈的合作伙伴進(jìn)行投資,比如那些剛剛創(chuàng)辦的公司,他們或者能夠在FPGA基礎(chǔ)上進(jìn)行創(chuàng)新,或者能夠使FPGA實(shí)現(xiàn)更簡單的應(yīng)用,它們對FPGA進(jìn)入新的市場領(lǐng)域起著非常關(guān)鍵的作用。賽靈思正在積極尋求能夠和該戰(zhàn)略相聯(lián)系的新興初創(chuàng)公司,如果他們能夠提供更好的有吸引力的商業(yè)模式,就會向他們投資。其二,建立更好的合作伙伴的生態(tài)系統(tǒng)關(guān)系,比如培訓(xùn)和教育,使那些從來沒有用過賽靈思產(chǎn)品的工程師能發(fā)現(xiàn)其中的潛力并學(xué)會使用它。大學(xué)對推動和宣傳FPGA是一個非常好的地方。賽靈思和許多國際知名大學(xué)已經(jīng)進(jìn)行了成功的合作。比如賽靈思在美國德州的Rice大學(xué)開發(fā)了一個通用的平臺,并形成了一個很大的學(xué)術(shù)界社區(qū),社區(qū)里提供開放源碼的軟件和參考設(shè)計,還提供各種各樣設(shè)計。在包處理領(lǐng)域里,賽靈思在斯坦福大學(xué)支持做路由器開放源碼的項目,很多學(xué)校都在該項目的基礎(chǔ)上做各種各樣的研究、教學(xué)和應(yīng)用。這些項目匯集了美國50多個頂級大學(xué)參與研究。賽靈思同時也希望中國頂尖的大學(xué)能夠參與進(jìn)來。

          去年年底,賽靈思在亞太區(qū)設(shè)置了一項7500萬美元的技術(shù)基金,專門用于投資初創(chuàng)公司和大學(xué)的培訓(xùn)教育與合作項目。幾個最大的投資焦點(diǎn)集中在監(jiān)控、醫(yī)療、無線和網(wǎng)絡(luò)安全等FPGA會獲得很多機(jī)會的領(lǐng)域。賽靈思對于孵化基地和孵化中心這樣類型的地方也有合作的興趣,同時也在尋求和中國風(fēng)險投資以及全球的風(fēng)險投資在中國合作的機(jī)會。

          "FPGA最終將成為嵌入式系統(tǒng)的心臟,而中國是FPGA技術(shù)潛力最大的市場,在中國建立FPGA產(chǎn)業(yè)的生態(tài)系統(tǒng)意義重大,勢在必行。" Bolsens先生最后強(qiáng)調(diào)道。



          關(guān)鍵詞: FPGA

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();