基于0．5μm CMOS工藝的一款新型BiCMOS集成運算放大器設計

摘要：為了提高運算放大器的驅動能力，依據現有CMOS集成電路生產線，介紹一款新型BiCMOS集成運算放大電路設計，探討B(tài)iCMOS工藝的特點。在S-Edit中進行“BiCMOS運放設計”電路設計，并對其電路各個器件參數進行調整，包括MOS器件的寬長比和電容電阻的值。完成電路設計后，在T-spice中進行電路的瞬態(tài)仿真，插入CMOS，PNP和NPN的工藝庫，對電路所需的電源電壓和輸入信號幅度和頻率進行設定調整，最終在W-Edit輸出波形圖。在MCNC 0.5μm工藝平臺上完成由MOS、雙極型晶體管和電容構成的運算放大器版圖設計。根據設計的版圖，設計出Bi-CMOS相應的工藝流程，并提取各光刻工藝的掩模版。
關鍵詞：BiCMOS；運算放大器；版圖；VLSL

0 引言
近幾年來，隨著混合微電子技術的快速發(fā)展及其應用領域的不斷擴大，使其在通信行業(yè)和計算機系統(tǒng)有了快速的發(fā)展和廣泛的應用。隨之電子和通信業(yè)界對于現代電子元器件(例如大規(guī)模集成電路)、電路小型化、高速度、低電源電壓、低功耗和提高性價比等方面的要求越來越高。傳統(tǒng)的雙極技術雖然具有高速、電流驅動能力強和模擬精度高等優(yōu)點，但其功耗和集成度卻不能適應現代VLSI技術發(fā)展的需要。而一直作為硅鍺(SiGe)集成電路主要技術平臺的MOS器件及其電路雖在高集成度、低功耗、強抗干擾能力等方面有著雙極電路無法比擬的優(yōu)勢，但在高速、大電流驅動場合卻無能為力。由此可見，無論是單一的CMOS，還是單一的雙極技術都無法滿足VLSI系統(tǒng)多方面性能的要求，因此只有融合CMOS和單一的雙極技術這兩種優(yōu)勢構造BiCMOS器件及其電路，才是VLSI發(fā)展的必然產物。由于最先提出BiCMOS器件的構造思路時，雙極和CMOS技術在工藝和設備上差異很大，組合難度和成本都高，同時因應用上的需求并不十分迫切，所以BiCMOS技術的發(fā)展比較緩慢。

1 電路圖設計
本文基于MCNC 0．5 μm CMOS工藝線設計了BiCMOS器件，其集成運算放大器由輸入級、中間級、輸出級和偏置電路4部分組成。輸入級由CMOS差分輸入對即兩個PMOS和NMOS組成；中間級為CMOS共源放大器；輸出級為甲乙類互補輸出。圖1為CMOS差分輸入級，可作為集成運算放大器的輸入級。NMOS管M1和M2作為差分對輸入管，它的負載是由NMOS管M3和M4組成的鏡像電流源；M5管用來為差分放大器提供工作電流。M1管和M2管完全對稱，其工作電流IDS1和IDS2由電流源Io提供。輸出電流IDS1和IDS2的大小取決于輸入電壓的差值VG1-VG2。IDS1和IDS2之和恒等于工作電流源Io。假設M1和M2管都工作在飽和區(qū)，那么如果M1和M2管都制作在孤立的P阱里，就沒有襯偏效應，此時VTN1=VTN2=VT。忽略MOS管溝道長度的調制效應，差分對管的輸入差值電壓VID可表示為：

滿足設計要求。

3 版圖設計
采用的是以CMOS工藝為基礎的BiCMOS兼容工藝。首先以外延雙阱CMOS工藝為基礎，在N阱內增加了N+埋層和集電極接觸深N+注入，用以減少BJT器件的集電極串聯電阻阻值，以及降低飽和管壓降；其次用P+區(qū)(或N+區(qū))注入，制作基區(qū)；再者發(fā)射區(qū)采取多晶硅摻雜形式，并與MOS器件的柵區(qū)摻雜形式一致，制作多晶硅BJT器件。由此可見，這種高速BiCMOS制造工藝原則上不需要增加其他的重要工序。

由于基準電路不易調整，在設計版圖時將基準部分外接?；?．5μm CMOS工藝的運算放大器版圖如圖7所示。

4 結語
該運算放大器結合了CMOS工藝低功耗、高集成度和高抗干擾能力的優(yōu)點，雙極型器件的高跨導，負載電容對其速度的影響不靈敏，從而具有驅動能力強的優(yōu)點。該BiCMOS器件在現有CMOS工藝平臺上制造。該放大器以CMOS器件為主要單元電路，在驅動大電容負載之處加入雙極器件的運算放大器電路，然后在Tanner Por軟件平臺上完成電路圖的繪制、仿真，并在MCNC 0．5μm CMOS工藝線上完成該電路的版圖設計，經實用，運算放大器的參數均達到了設計要求。