基于FPGA的直接數(shù)字頻率合成器的設(shè)計實現(xiàn)

　　概述

　　直接數(shù)字頻率合成技術(shù)(Direct Digital Frequency Synthesis,即DDFS,一般簡稱DDS)，是從相位概念出發(fā)直接合成所需要波形的一種新的頻率合成技術(shù)。目前各大芯片制造廠商都相繼推出采用先進CMOS工藝生產(chǎn)的高性能、多功能的DDS芯片,為電路設(shè)計者提供了多種選擇。然而在某些場合，專用DDS芯片在控制方式、置頻速率等方面與系統(tǒng)的要求差距很大，這時如果用高性能的FPGA器件來設(shè)計符合自己需要的DDS電路，就是一個很好的解決方法。

　　ACEX 1K器件是Altera公司著眼于通信、音頻處理及類似場合的應(yīng)用而推出的芯片系列,總的來看將會逐步取代FLEX 10K 系列，成為首選的中規(guī)模器件產(chǎn)品。它具有如下優(yōu)點：

　　* 高性能。ACEX 1K器件采用查找表(LUT)和EAB(嵌入式陣列塊)相結(jié)合的結(jié)構(gòu)，特別適用于實現(xiàn)復(fù)雜邏輯功能和存儲器功能，例如通信中應(yīng)用的DSP、多通道數(shù)據(jù)處理、數(shù)據(jù)傳遞和微控制等。

　　* 高密度。典型門數(shù)為1萬到10萬門，有多達49,152位的RAM(每個EAB有4,096位RAM)。

　　* 系統(tǒng)性能。器件內(nèi)核采用2.5V電壓，功耗低，能夠提供高達250MHz的雙向I/O功能，完全支持33MHz和66MHz的PCI局部總線標(biāo)準(zhǔn)。

　　* 靈活的內(nèi)部互聯(lián)。具有快速連續(xù)式、延時可預(yù)測的快速通道互連；能提供實現(xiàn)快速加法器、計數(shù)器、乘法器和比較器等算術(shù)功能的專用進位鏈和實現(xiàn)高速多扇入邏輯功能的專用級聯(lián)鏈。

　　本次設(shè)計采用的是ACEX EP1K50,典型門數(shù)50000門，邏輯單元2880個,嵌入系統(tǒng)塊10個，完全符合單片實現(xiàn)DDS電路的要求。設(shè)計工具為Altera的下一代設(shè)計工具Quartus軟件。

　　DDS的工作原理

　　和電路結(jié)構(gòu)

　　圖1所示是一個基本的DDS電路工作原理框圖。DDS以數(shù)控振蕩器的方式，產(chǎn)生頻率、相位可控制的正弦波。電路一般包括基準(zhǔn)時鐘、頻率累加器、相位累加器、幅度/相位轉(zhuǎn)換電路、D/A轉(zhuǎn)換器和低通濾波器(LPF)。其中：

　　* 頻率累加器對輸入信號進行累加運算，產(chǎn)生頻率控制數(shù)據(jù)或相位步進量。

　　* 相位累加器由N位全加器和N位累加寄存器級聯(lián)而成，對代表頻率的2進制碼進行累加運算，是典型的反饋電路，產(chǎn)生累加結(jié)果Y。

　　* 幅度/相位轉(zhuǎn)換電路實質(zhì)是一個波形存儲器，以供查表使用。讀出的數(shù)據(jù)送入D/A轉(zhuǎn)換器和低通濾波器。