基于DSP的陣列聲波信號(hào)采集與處理系統(tǒng)設(shè)計(jì)

　　系統(tǒng)總體方案設(shè)計(jì)

　　陣列聲波測(cè)井儀由聲系、電子線路和鋼外殼組成。聲系在最下端,由發(fā)出聲波的發(fā)射晶體和接收聲波并把其轉(zhuǎn)換成電信號(hào)的傳感器陣列組成。電子線路分為供電模塊、主CPU模塊和采集模塊。其中,主CPU模塊是陣列聲波測(cè)井儀的控制部分,它一方面把地面部分傳給采集模塊和聲系的參數(shù)傳給采集模塊和聲系,另一方面把采集模塊傳上來的數(shù)據(jù)傳給地面部分。采集模塊即為陣列聲波采集與處理系統(tǒng),它的一端接聲系的傳感器陣列,另一端接主CPU,主要功能為在主CPU的控制下把前端傳感器陣列傳過來的信號(hào)采樣、數(shù)字化并進(jìn)行一系列的處理,然后把處理結(jié)果上傳給主CPU。

　　根據(jù)陣列聲波采集與處理系統(tǒng)的性能要求和可靠性與低功耗設(shè)計(jì)原則,本設(shè)計(jì)決定采用以DSP芯片為核心的八通道實(shí)現(xiàn)方案,如圖1所示。由于前端傳感器陣列送來的數(shù)據(jù)信號(hào)比較微弱,要先由放大器對(duì)信號(hào)進(jìn)行放大,同時(shí)此放大器也可以有效地減弱或消除后端ADC對(duì)前端模擬聲波輸入信號(hào)的影響。放大器之后是ADC,從放大器到DSP形成一個(gè)采集與處理的通道,系統(tǒng)中這樣的通道共八個(gè)。而圖1中的CPLD是系統(tǒng)的控制邏輯部分。此外,考慮到系統(tǒng)可靠性和實(shí)時(shí)性的要求,本系統(tǒng)設(shè)計(jì)成每個(gè)通道都有一個(gè)DSP處理器而不是八個(gè)通道共用一個(gè)DSP處理器。　　

　　DSP設(shè)計(jì)

　　DSP芯片

　　由于整個(gè)陣列聲波測(cè)井儀的其它芯片均為+5V供電,陣列聲波采集與處理系統(tǒng)作為測(cè)井儀中的一部分,如果所選DSP芯片不是+5V供電,則需用電源轉(zhuǎn)換芯片進(jìn)行電壓轉(zhuǎn)換,這不僅使電路變得復(fù)雜,而且也不利于系統(tǒng)性能提高。所以本設(shè)計(jì)選用了TI公司的DSP芯片—TMS320C542(以下簡稱C542)。

　　C542除具有TMS320C54x的一般優(yōu)點(diǎn)外,其單周期定點(diǎn)指令執(zhí)行時(shí)間為25ns,運(yùn)行速度相對(duì)較高,能夠完成本系統(tǒng)采集與處理功能;且?guī)в幸粋€(gè)BSP自動(dòng)緩沖串口和一個(gè)TDM時(shí)分復(fù)用串口,兩者都可用作SP標(biāo)準(zhǔn)同步串口。此外,無論是內(nèi)核還是I/O引腳工作電壓均為+5V,所以使用時(shí)不需電壓轉(zhuǎn)換芯片。

　　自舉加載設(shè)計(jì)

　　傳統(tǒng)DSP系統(tǒng)程序代碼的引導(dǎo)裝載多以并行EPROM作為應(yīng)用程序的存儲(chǔ)器方式,其最大弊端在于EPROM不支持在線擦寫,這會(huì)對(duì)系統(tǒng)的調(diào)試帶來很大的不便,特別是對(duì)于表貼封裝的存儲(chǔ)器,此方法基本不可用。