<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于Nios II軟核的多核處理器系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

          基于Nios II軟核的多核處理器系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

          作者:孔德春 施慧彬 時間:2014-04-24 來源:電子產(chǎn)品世界 收藏

                  摘要:本文設(shè)計(jì)了一個基于解決方案的多核處理器系統(tǒng),整體上提高了系統(tǒng)性能,解決了單核處理能力提升受到的制約。通過對多核系統(tǒng)體系結(jié)構(gòu)和核間通信技術(shù)的研究,最終實(shí)現(xiàn)了一個利用實(shí)現(xiàn)資源共享的雙軟核處理器系統(tǒng),并在Altera公司的開發(fā)板DE2上進(jìn)行測試,測試結(jié)果表明所設(shè)計(jì)的系統(tǒng)能穩(wěn)定運(yùn)行。

            引言

          本文引用地址:http://www.ex-cimer.com/article/245929.htm

            多核處理器技術(shù)的研究源于工程師們認(rèn)識到,在提高單核芯片速度的同時,會產(chǎn)生過多熱量卻無法帶來相應(yīng)的性能改善,傳統(tǒng)的以提高主頻提升性能的方法,會使處理器散發(fā)出巨大的熱量,其性價比也令人難以接受,速度稍快的處理器價格更高。因此多核芯片應(yīng)運(yùn)而生,2001年IBM公司推出第一個商用的(精簡指令集計(jì)算機(jī))處理器Power4。

            目前關(guān)于多核技術(shù)的研究主要包括核結(jié)構(gòu)研究(同構(gòu)還是異構(gòu))、程序執(zhí)行模型、Cache設(shè)計(jì)(多級Cache設(shè)計(jì)與一致性問題)、核間通信技術(shù)、總線設(shè)計(jì)、操作系統(tǒng)設(shè)計(jì)(任務(wù)調(diào)度、中斷處理、同步互斥)、低功耗設(shè)計(jì)、存儲器墻、可靠性及安全性設(shè)計(jì)。本文利用和共享存儲器等技術(shù)實(shí)現(xiàn)多核系統(tǒng)共享資源的訪問,使用Quartus II的Sopc Builder構(gòu)建一個雙NiosII軟核處理器系統(tǒng),最終在Altera的開發(fā)板DE2上驗(yàn)證了該系統(tǒng)的正確性。

            1 系統(tǒng)總體設(shè)計(jì)方案

            與單核處理器系統(tǒng)的設(shè)計(jì)所不同,在設(shè)計(jì)系統(tǒng)時有若干問題需要重新考慮:如何實(shí)現(xiàn)多處理器核之間的數(shù)據(jù)共享;在實(shí)現(xiàn)數(shù)據(jù)共享之后,雙核系統(tǒng)必須提供有效的機(jī)制,以防止共享數(shù)據(jù)被破壞;為了提升整個系統(tǒng)的效率,必須仔細(xì)考慮系統(tǒng)任務(wù)的分配和調(diào)度如何進(jìn)行,以免出現(xiàn)進(jìn)程沖突或進(jìn)程閑置,從而影響系統(tǒng)的整體性能。

            圖1顯示了雙 嵌入式處理器核系統(tǒng)的體系結(jié)構(gòu)。本系統(tǒng)中有兩個處理器核,CPU1作為主要CPU用來負(fù)責(zé)控制和調(diào)度整個系統(tǒng),CPU2作為從處理器用來負(fù)責(zé)具體任務(wù)的執(zhí)行。其次,每個處理器都有獨(dú)立的定時器作為看門狗使用,以防止處理器進(jìn)入異?;蛩姥h(huán)。此外,連接到CPU1的JTAG-UART接口,用于系統(tǒng)的各項(xiàng)測試。片上RAM作為共享存儲器連接到兩個處理器,提供處理數(shù)據(jù)的共享。而與CPU2相連的UART負(fù)責(zé)將處理結(jié)果傳遞到PC主機(jī)上顯示。

            2 系統(tǒng)軟硬件設(shè)計(jì)

            2.1 硬件設(shè)計(jì)

            在雙核系統(tǒng)中,為了實(shí)現(xiàn)并行處理應(yīng)用程序的任務(wù),系統(tǒng)必須為雙核提供有效的數(shù)據(jù)處理和信息進(jìn)程的共享機(jī)制。為此,本設(shè)計(jì)為系統(tǒng)配置了兩種存儲器的共享:一種處理器用來實(shí)現(xiàn)處理器之間狀態(tài)的溝通,另一種用來實(shí)現(xiàn)處理數(shù)據(jù)的共享。此外由于兩個處理器都會對共享數(shù)據(jù)存儲器進(jìn)行讀寫操作,這樣就會產(chǎn)生一個問題:在不破壞存儲器中數(shù)據(jù)的同時,如何確保系統(tǒng)正確地進(jìn)行讀寫操作。因此硬件Mutex被嵌入雙核處理器系統(tǒng)中。Mutex可以確保雙核系統(tǒng)中只能有一個處理器來訪問共享數(shù)據(jù)存儲器。

            Mutex核實(shí)質(zhì)上是一種共享資源,提供“測試和設(shè)置”操作。當(dāng)處理器測試到Mutex核可用時,就會在一個具體操作中暫時占有Mutex核,之后當(dāng)處理器完成對存儲器的讀寫操作時就會釋放Mutex核,具體過程如圖2所示。對共享存儲器的互斥訪問是通過Mutex核的API函數(shù)來實(shí)現(xiàn)的:

            Altera_avalon_mutex_open()

            功能:聲明一個Mutex句柄,允許所有其他函數(shù)訪問Mutex核。

            Altera_avalon_mutex_trylock()

            功能:試圖鎖定Mutex核,若失敗則立刻返回。

            Altera_avalon_mutex_lock()

            功能:鎖定Mutex核,直到成功聲明Mutex核才返回。

            Altera_avalon_mutex_unlock()

            功能:解鎖Mutex核

            Altera_avalon_mutex_is_mine()

            功能:判斷CPU是否擁有Mutex核

            Altera_avalon_mutex_first_lock()

            功能:測試復(fù)位后Mutex核是否被釋放。

          存儲器相關(guān)文章:存儲器原理



          上一頁 1 2 下一頁

          關(guān)鍵詞: FPGA Nios II 雙核 互斥核 RISC 201405

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();