IC時(shí)鐘分配系統(tǒng)中的PLL

　　通過觀察利森方程式，我們便可發(fā)現(xiàn)VCO中相位噪聲的優(yōu)化點(diǎn)：

　　1. 調(diào)諧電路的負(fù)載Q值應(yīng)最大化?？煽紤]串聯(lián)諧振電路內(nèi)的大電感器或并聯(lián)諧振電路內(nèi)的大電容器設(shè)計(jì)以實(shí)現(xiàn)該目標(biāo)。負(fù)載Q值每上升10dB可改善20dB的相位噪聲。

　　2. 必須選用低等效噪聲電阻的變?nèi)荻O管。同時(shí)推薦使用非線性程度低的變?nèi)荻O管。

　　3. VCO調(diào)諧增益須保持在所需的最小值水平。

　　4. 必須選用可在低頻和低閃爍轉(zhuǎn)角頻率時(shí)產(chǎn)生低噪聲的有源設(shè)備。

　　5. 振蕩器的高輸入功率有益于降低噪聲。

　　當(dāng)PLL用作時(shí)鐘合成器時(shí)，可削弱輸入源的噪聲并生成低噪聲輸出。若PLL的輸入源噪聲量很大，通常推薦使用低帶寬PLL對(duì)其進(jìn)行濾波，但是降低PLL帶寬會(huì)導(dǎo)致VCO噪聲的相對(duì)貢獻(xiàn)上升。因此，通常應(yīng)在PLL合成器內(nèi)使用高品質(zhì)的基準(zhǔn)源，該基準(zhǔn)源的噪聲性能應(yīng)優(yōu)于振蕩器的噪聲性能，方能對(duì)PLL的帶寬進(jìn)行優(yōu)化。

相位檢測(cè)器和充電泵噪聲：

　　相位檢測(cè)器和充電泵是PLL內(nèi)與載波頻率接近的相位噪聲源。對(duì)比而言，VCO的主要噪聲貢獻(xiàn)則在載波器的遠(yuǎn)端區(qū)間內(nèi)，主要為超過環(huán)路濾波器截止頻率的部分。由于閉合環(huán)路中的PLL具有低通濾波器的功能，故相位檢測(cè)器、充電泵或基準(zhǔn)噪聲源內(nèi)超過環(huán)路濾波器截止頻率的噪聲通常均會(huì)被過濾。由于相位檢測(cè)器和充電泵的集成功能是檢測(cè)出基準(zhǔn)信號(hào)和VCO輸出端反饋信號(hào)間的差異，并隨后生成誤差信號(hào)，故輸入信號(hào)相位的隨機(jī)變化會(huì)導(dǎo)致相位檢測(cè)器生成錯(cuò)誤的輸出結(jié)果，該結(jié)果經(jīng)濾波器傳輸后，會(huì)對(duì)VCO進(jìn)行錯(cuò)誤調(diào)諧，使人誤認(rèn)為噪聲產(chǎn)生于PLL的輸出端。確保噪聲與基準(zhǔn)值間盡可能產(chǎn)生最小偏離并同時(shí)最大化充電泵的增益，這樣可以降低相位噪聲。

分頻器噪聲：

　　PLL中的分頻器噪聲直接出現(xiàn)于相位檢測(cè)器的輸入端，且與輸入終端噪聲具有相同的傳遞函數(shù);因此，該噪聲在環(huán)路濾波器截止頻率以下的近載波區(qū)間內(nèi)同樣會(huì)對(duì)總體相位噪聲有貢獻(xiàn)。數(shù)字分頻器的多余噪聲可調(diào)節(jié)為其輸出端的加性噪聲源。

電源噪聲：

　　必須確保電源噪聲最小化，以降低PLL內(nèi)的相位噪聲。電源噪聲的產(chǎn)生根源十分多樣，如調(diào)節(jié)器設(shè)計(jì)不合理、PCB噪聲耦合、電源內(nèi)的噪聲未經(jīng)適當(dāng)濾波等。該噪聲可加大PLL模塊內(nèi)的總體噪聲。

結(jié)論：

　　我們?cè)诒静糠植粌H了解了相位噪聲是PLL的關(guān)鍵參數(shù)之一，還分析了如何通過PLL級(jí)和系統(tǒng)級(jí)的悉心設(shè)計(jì)，采用優(yōu)良的濾波電路、低噪聲源，以及最小化系統(tǒng)內(nèi)所有其它可能的噪聲源等方法，從而最大限度地降低相位噪聲。