IC驗證經(jīng)歷了四個階段

　　近日，Mentor Graphics公司董事長兼CEO Walden Rhines宣布驗證3.0時代到來——企業(yè)級驗證平臺的到來，Mentor為此推出了企業(yè)驗證平臺(EVP)。Walden回顧了IC設計業(yè)的驗證變遷，認為驗證經(jīng)歷了從驗證0.0到驗證3.0的四個時代。

　　驗證0.0時代

　　當LSI(大規(guī)模集成電路)向VLSI演進時，最早是手工設計。

　　1982年，Mentor開發(fā)出了基于IDEA Station的QuickSim數(shù)字電路仿真器，特點是必須要在工作站上進行，采用門級軟件仿真。這個時期是“驗證0.0時代”。

　　驗證1.0時代

　　接下來的寄存器傳輸級(RTL)描述的“驗證1.0時代”。這時期的特點是更加關注描述語言及性能提升。產(chǎn)生了VHDL(1983年)和Verilog(1985年)硬件描述語言。在這一時期，芯片的計算性能不斷提升。

　　驗證2.0時代

　　2004年進入到驗證2.0時代，特點是testbench自動化，專注于方法學(methodologies),出現(xiàn)了SystemVerilog語言，標準語言。

　　目前，SystemVerilog已成為主流驗證語言。