基于FPGA的高精度頻率線性F/V轉(zhuǎn)換系統(tǒng)設(shè)計(jì)

　　4 系統(tǒng)測(cè)試

　　選擇高頻時(shí)基信號(hào)f基對(duì)輸入信號(hào)f的周期計(jì)數(shù)，得到計(jì)數(shù)值N，依據(jù)線性轉(zhuǎn)換關(guān)系，得到F/V的轉(zhuǎn)換如式(1)所示。式中，M是外部D/A轉(zhuǎn)換器的位數(shù)，f量是輸入脈沖信號(hào)的量程即3 000 Hz。

　　根據(jù)式(1)得到的測(cè)試結(jié)果如表1所示。輸入脈沖信號(hào)頻率范圍10～3 000 Hz，D/A芯片采用DAC7551，12 bit精度，采用Q8定點(diǎn)運(yùn)算保證轉(zhuǎn)換精度。

　　5 結(jié)束語(yǔ)

　　目前在測(cè)量領(lǐng)域，脈沖信號(hào)既可作為已知的激勵(lì)信號(hào)，又可作為未知的被測(cè)信號(hào)。作為未知的被測(cè)信號(hào)，對(duì)其參數(shù)測(cè)試越顯重要。文中設(shè)計(jì)的F/V轉(zhuǎn)換器采用以FPGA為核心的模塊化設(shè)計(jì)方法，具有測(cè)試參數(shù)靈活配置、硬件電路簡(jiǎn)單、容易實(shí)現(xiàn)、測(cè)頻范圍寬、轉(zhuǎn)換精度高等特點(diǎn)。根據(jù)系統(tǒng)需求，可靈活配置系統(tǒng)的參數(shù)。增加時(shí)基頻率、選用精度更高的D/A轉(zhuǎn)換芯片、增大Q運(yùn)算的階數(shù)都可以實(shí)現(xiàn)更高精度的F/V轉(zhuǎn)換。與傳統(tǒng)實(shí)現(xiàn)方法相比，靈活性、測(cè)頻精度、轉(zhuǎn)換精度都得到了大幅提升。