一種新型帶GPRS接口的數(shù)碼防偽讀碼器的設(shè)計

防偽讀碼器的設(shè)計與實現(xiàn)

1 存儲器設(shè)計

　　微處理器S3C44BOX的存儲控制器可以為片外存儲器訪問提供必要的控制信號。每個地址空間的數(shù)據(jù)總線寬度是可以通過編程或引腳連接來配置的，由于系統(tǒng)上電啟動或復(fù)位后總是從0X00000000地址開始執(zhí)行，Boo映射后的地址就是0X00000000，所以必須在第一次訪問ROM前設(shè)置Bank0的數(shù)據(jù)總線寬度。系統(tǒng)中將OM0通過上拉電阻與VDD相連接，OM1通過下拉電阻與GND相連接，即Bank0選用的是16位的數(shù)據(jù)總線寬度。

　　除了Bank0以外的其他地址空間可以在系統(tǒng)的啟動代碼中通過編程予以設(shè)置，具體是通過設(shè)置存儲器控制專用寄存器BWSCON來實現(xiàn)的。存儲器控制專用寄存器包括總線寬度/等待控制寄存器、Bank控制寄存器、刷新控制寄存器、Bank大小控制寄存器和模式寄存器設(shè)置寄存器，各個寄存器的每一數(shù)據(jù)位的具體含義請參考數(shù)據(jù)手冊。

　　根據(jù)所選擇的Flash和SDRAM，系統(tǒng)各地址空間的數(shù)據(jù)總線寬度都設(shè)置為16位，存儲模式為小端模式，不使用等待狀態(tài)，不使用UB/LB。

2 串口設(shè)計

　　ARM S3C44BOX的UART單元帶兩個異步串行口，皆可工作于中斷和DMA模式，各帶有16字節(jié)的FIFO。最大波特率115.2K。DART單元包括可編程波特率、紅外發(fā)送/接收、1個或2個停止位、5/6/7/8位數(shù)據(jù)寬度和奇偶校驗位。每個DART有7種狀態(tài):溢出錯誤、校驗錯誤、幀錯誤、暫停態(tài)、接收緩沖區(qū)準(zhǔn)備好、發(fā)送緩沖區(qū)空、發(fā)送移位緩沖器空等，這些狀態(tài)可以由相應(yīng)的UTRSTATn/UERSTATn表示，并且與發(fā)送接收緩沖區(qū)相對應(yīng)的有錯誤緩沖區(qū)。波特率可以通過控制波特率寄存器進(jìn)行設(shè)置。每一個DART的波特率發(fā)生器為收/發(fā)器提供一個連續(xù)時鐘，時鐘源可選為S3C44BOX的內(nèi)部系統(tǒng)時鐘。波特率的時鐘通過一個16位分頻器分頻后產(chǎn)生，16位分頻器的值由寄存器UBRDIVn寄存器具體說明。

　　根據(jù)系統(tǒng)功能的需要，讀碼器在調(diào)試過程中需要與PC進(jìn)行通信，所以需要在微處理器和PC之間設(shè)計電平轉(zhuǎn)換電路。另外，系統(tǒng)與存放產(chǎn)品功號的芯片需要進(jìn)行通信，這里不需要電平轉(zhuǎn)換，系統(tǒng)在GPRS接口中直接將串口線引出，其中的部分引腳即可作為與存儲芯片連接的接口，連接電路如圖2所示。