IEEE1588協(xié)議測(cè)試方法

⑤重新啟動(dòng)測(cè)試，再?gòu)臅r(shí)鐘結(jié)果顯示界面，可以檢查Sync Latency的值（接近0，低于100ns），Delay Request Latency的值（接近0，低于100ns），Latency Asymmetry的值（接近0，低于50ns），Offset From Master (OFM)的值（接近0，低于100ns）的參數(shù)：

可以微調(diào)校準(zhǔn)因子（Calibration Factor），使得以上參數(shù)接近0。

●在兩個(gè)測(cè)試端口分別模擬主時(shí)鐘和從時(shí)鐘

在主時(shí)鐘測(cè)試接口發(fā)送Sync message的速率，在從時(shí)鐘測(cè)試接口發(fā)送Delay Request的速率可以調(diào)節(jié)。測(cè)試拓?fù)淙鐖D2所示。

●測(cè)試結(jié)果

如圖4所示，測(cè)試結(jié)果會(huì)非常直觀地顯示在界面上，測(cè)試系統(tǒng)會(huì)實(shí)時(shí)顯示Sync Correction Factor Error和Delay Request Correction Factor Error等。

圖4 CF Error測(cè)試結(jié)果

●變化以下條件，重復(fù)上述測(cè)試步驟

①加快Sync和Delay Request消息的發(fā)送速率。

②增加在一個(gè)測(cè)試端口模擬從時(shí)鐘的數(shù)量。

③用多對(duì)端口，并分布在不同的時(shí)間域中雙向測(cè)試，由于端口的不對(duì)稱，發(fā)現(xiàn)商用透?jìng)鲿r(shí)鐘在多端口存在測(cè)試結(jié)果的差異性，因此需要我們用多對(duì)端口測(cè)試，可以觀察在大的壓力下透?jìng)鲿r(shí)鐘計(jì)算CF值的準(zhǔn)確性。

④同時(shí)在多個(gè)時(shí)間域中執(zhí)行測(cè)試。這將測(cè)試透?jìng)鲿r(shí)鐘是否會(huì)與上行多個(gè)主時(shí)鐘（在多個(gè)時(shí)間域）同步。如果不能同步上，透?jìng)鲿r(shí)鐘的時(shí)間基準(zhǔn)就會(huì)不準(zhǔn)確，造成CF值的計(jì)算錯(cuò)誤。

⑤在測(cè)試過(guò)程中，在數(shù)據(jù)平面可以增加背景業(yè)務(wù)流，模擬真實(shí)環(huán)境。

⑥在控制平面，可以同時(shí)仿真多個(gè)協(xié)議，例如同時(shí)仿真最小生成樹(shù)和其它路由協(xié)議。

⑦PTP協(xié)議可以在單播和組播兩種模式下分別進(jìn)行測(cè)試。

2.2 PTP大規(guī)模測(cè)試（PTP Scalability）

大多數(shù)PTP系統(tǒng)里有很多從時(shí)鐘。在系統(tǒng)中隨著從時(shí)鐘數(shù)量的增加，會(huì)加重主時(shí)鐘或邊界時(shí)鐘的處理負(fù)擔(dān)。因此，在設(shè)計(jì)、布置和升級(jí)PTP設(shè)備的時(shí)候，主時(shí)鐘、邊界時(shí)鐘和透?jìng)鲿r(shí)鐘的大規(guī)?；鶞?zhǔn)測(cè)試非常重要。利用IXIA測(cè)試系統(tǒng)，可以非常容易模擬在多個(gè)時(shí)間域里大量的主時(shí)鐘和從時(shí)鐘。PTP設(shè)備所能支持的規(guī)模與很多因素有關(guān)，例如，Sync和Delay-Request消息的發(fā)送速率，是用單播模式還是組播模式等。以下詳細(xì)介紹測(cè)試主時(shí)鐘規(guī)模的測(cè)試方法。測(cè)試拓?fù)淙鐖D5所示。

圖5 PTP大規(guī)模測(cè)試拓?fù)鋱D

（1）測(cè)試步驟

●IXIA測(cè)試系統(tǒng)可以實(shí)時(shí)監(jiān)測(cè)每塊板卡上CPU和內(nèi)存的占用情況。啟動(dòng)Dashboard功能，以保證測(cè)試的瓶頸不是由于測(cè)試儀表造成的。如果發(fā)現(xiàn)測(cè)試儀表板卡的CPU和內(nèi)存的占用過(guò)高，可以使用更多數(shù)量的測(cè)試板卡，以降低每塊測(cè)試板卡的壓力，并可把壓力匯聚到被測(cè)系統(tǒng)。

●仿真50個(gè)從時(shí)鐘，建立從時(shí)鐘的速率可以設(shè)置為5 slaves/100sm。

●判斷被測(cè)設(shè)備主時(shí)鐘能支持的最大從時(shí)鐘數(shù)量。根據(jù)兩個(gè)條件判斷，即所有仿真的從時(shí)鐘都達(dá)到Slave狀態(tài)；經(jīng)過(guò)一段測(cè)試時(shí)間，從時(shí)鐘所發(fā)送的Delay response 消息數(shù)應(yīng)等于所接收的Delay request消息數(shù)。

●如果通過(guò)測(cè)試，則再增加從時(shí)鐘的數(shù)量；如果沒(méi)有通過(guò)測(cè)試，就減少?gòu)臅r(shí)鐘的數(shù)量。用二次折半法，可以測(cè)試出被測(cè)設(shè)備所能支持的最大從時(shí)鐘數(shù)量（見(jiàn)表1）。也可以通過(guò)改變不同消息的發(fā)送速率，來(lái)測(cè)量被測(cè)設(shè)備所能支持最大的從時(shí)鐘數(shù)量（見(jiàn)表2）。

表1 用二次折半法查找被測(cè)設(shè)備所支持的最大從時(shí)鐘數(shù)量

表2 在不同的條件下測(cè)量被測(cè)設(shè)備所支持的從時(shí)鐘數(shù)量

●在測(cè)試過(guò)程中，改變條件（在多個(gè)時(shí)間域中測(cè)試，在單播和多播兩種模式下進(jìn)行測(cè)試，在one-step模式和two-step模式下進(jìn)行測(cè)試）來(lái)測(cè)試被測(cè)設(shè)備的規(guī)模基準(zhǔn)。
2.3 最佳主時(shí)鐘選擇算法（Best Master Clock）

最佳主時(shí)鐘（MBC）選擇算法主要應(yīng)用在從時(shí)鐘和邊界時(shí)鐘的從時(shí)鐘端口上，在本時(shí)間域選擇質(zhì)量最好的主時(shí)鐘。此算法主要是比較不同的時(shí)鐘質(zhì)量參數(shù)，以特定的優(yōu)先級(jí)順序選擇最佳主時(shí)鐘。IXIA測(cè)試系統(tǒng)可以模擬多個(gè)帶有不同時(shí)鐘質(zhì)量參數(shù)的主時(shí)鐘。如果被測(cè)設(shè)備是邊界時(shí)鐘，則下游IXIA測(cè)試系統(tǒng)所仿真的從時(shí)鐘可以很容易地確定系統(tǒng)的祖時(shí)鐘（Grandmaster）和被測(cè)設(shè)備所選擇的是否相同。以測(cè)試邊界時(shí)鐘為例，詳細(xì)介紹測(cè)試過(guò)程，測(cè)試拓?fù)淙鐖D6所示。

圖6 BMC測(cè)試拓?fù)鋱D