CPLO在電機(jī)測(cè)速系統(tǒng)中的應(yīng)用

3基于CpLO的速度測(cè)量實(shí)現(xiàn)

　　速度測(cè)量的電路結(jié)構(gòu)圖如圖2所示。圖2中，在Fl，F(xiàn)2輸入端口分別輸入標(biāo)準(zhǔn)頻率信號(hào)Fl和待測(cè)的速度脈沖信號(hào)F2，計(jì)數(shù)器1，2分別實(shí)現(xiàn)對(duì)信號(hào)Fl，F(xiàn)2的脈沖個(gè)數(shù)的計(jì)數(shù)，鎖存器1，2分別實(shí)現(xiàn)對(duì)計(jì)數(shù)器l，2計(jì)數(shù)值的保存。輸入端口NP有8位，作為預(yù)置閘門時(shí)間的設(shè)定端口，設(shè)其輸入值為NP，則預(yù)置閘門時(shí)間T1為:

　　在電路剛開始工作時(shí)，由清零信號(hào)CLR對(duì)所有計(jì)數(shù)器、鎖存器和D觸發(fā)器清零。這樣，計(jì)數(shù)器1的計(jì)數(shù)值NNI的初值為0，故此時(shí)NP>NNI，比較器輸出為1，但此時(shí)Dl觸發(fā)器的輸出F4仍保此初值0，由于F4作用在計(jì)數(shù)器1，2的使能端，此時(shí)計(jì)數(shù)器沒有開始計(jì)數(shù)，直到信號(hào)F2的上升沿到來后，Dl觸發(fā)器的輸出F4才翻轉(zhuǎn)為l，允許兩計(jì)數(shù)器計(jì)數(shù)。隨著計(jì)數(shù)值的增加，當(dāng)NNI>NP時(shí)，比較器輸出等于o，不過此時(shí)計(jì)數(shù)器仍在計(jì)數(shù)，直到信號(hào)F2的又一上升沿到來后，F(xiàn)4二仇計(jì)數(shù)器停止計(jì)數(shù)，利用F4的下降沿(邢的上升沿)將此時(shí)的計(jì)數(shù)值NNI，NNZ分別通過鎖存器1，2鎖存起來。然后利用此時(shí)F4=0，經(jīng)DZ觸發(fā)器延時(shí)到信號(hào)F1的上升沿到來后，對(duì)計(jì)數(shù)器l，2清零。延時(shí)清零的原因是為了避免鎖存器鎖存數(shù)據(jù)與計(jì)數(shù)器清零同時(shí)進(jìn)行，從而使存儲(chǔ)數(shù)據(jù)出錯(cuò)。但由于延時(shí)清零，使實(shí)際門控信號(hào)的上升沿比速度信號(hào)F2的上升沿滯后，滯后時(shí)間為信號(hào)Fl的一個(gè)周期。為使檢測(cè)結(jié)果準(zhǔn)確，將計(jì)數(shù)器1的計(jì)數(shù)值加1即可。

　　整個(gè)電路的仿真結(jié)果見圖3，仿真時(shí)，將NP的值設(shè)為60。從仿真結(jié)果申可以看出，F(xiàn)4實(shí)質(zhì)上便是實(shí)際門控信號(hào)，在F4的第1個(gè)上升沿，計(jì)數(shù)器1，2開始計(jì)數(shù)，計(jì)數(shù)值的變化情況見NNI和NNZ的波形。在F4的下降沿(同時(shí)對(duì)應(yīng)信號(hào)F2的上升沿)，鎖存器將計(jì)數(shù)值鎖存起來，得到計(jì)數(shù)值Nl，從，接著對(duì)計(jì)數(shù)器1，2清零。從圖中可以看出，從=8，代表在實(shí)際阿門時(shí)向內(nèi)，捕獲了8個(gè)速度脈沖，同時(shí)對(duì)標(biāo)準(zhǔn)信號(hào)脈沖個(gè)數(shù)的計(jì)數(shù)值為65_(N1=65)o在下一個(gè)速度脈沖信號(hào)F2的上升沿到來后，開始第二輪測(cè)量，測(cè)量過程與第一次相同，不過由于速度信號(hào)的改變，使這次的實(shí)際閘門時(shí)間變短(Nlo62)，而此時(shí)記錄了19個(gè)速度脈沖個(gè)數(shù)(從=19)。

　　在設(shè)計(jì)電路時(shí)，需考慮計(jì)數(shù)器溢出的情況。例如，在電機(jī)轉(zhuǎn)速很慢的情況下，兩個(gè)速度脈沖信號(hào)上升沿間的時(shí)間間隔較長，這很長，在該段時(shí)間內(nèi)，計(jì)數(shù)器1可能會(huì)出現(xiàn)溢出情　　況。在該情況下，可用3種方法來解決計(jì)數(shù):一是增加計(jì)數(shù)器1的位數(shù);二是通過增加計(jì)數(shù)器來對(duì)溢出次數(shù)另行計(jì)數(shù);三是一旦計(jì)數(shù)器溢出，便認(rèn)為此時(shí)電機(jī)的轉(zhuǎn)速約等于0。這三種方法的選取可根據(jù)具體要求而定。

　　4結(jié)束語

　　給出了利用CPLD對(duì)電機(jī)轉(zhuǎn)速進(jìn)行檢測(cè)的方法，利用可編程器件具有現(xiàn)場可編程的優(yōu)點(diǎn)，可方便地對(duì)測(cè)速系統(tǒng)的數(shù)字處理部分進(jìn)行修改與完善。由于該測(cè)量電路的結(jié)構(gòu)并不復(fù)雜，若計(jì)數(shù)器和鎖存器都采用8位時(shí)，采用Altera公司MAX700o系列的一片EPM7128便可以實(shí)現(xiàn)所有功能。通過MAX+PLUSn對(duì)文中設(shè)計(jì)電路進(jìn)行的仿真分析，可知該系統(tǒng)是可行的。

　　參考文獻(xiàn)

　　1黃正謹(jǐn).CPLD系統(tǒng)設(shè)計(jì)與應(yīng)用.北京:電子工業(yè)出版社，2002.

　　2王鎖萍.電子設(shè)計(jì)自動(dòng)化(EDA)教程.成都:電子科技大學(xué)出版社，2000.

　　3秦繼榮.沈安俊.現(xiàn)代直流伺服控制技術(shù)及其系統(tǒng)設(shè)計(jì).北京:機(jī)械工業(yè)出版社，1999.