基于FPGA的存儲測試系統(tǒng)

　　3 實驗驗證

　　該實驗對標準信號發(fā)生器輸出的正弦波信號進行采集和存儲，采樣策略選擇為三環(huán)境采樣，1環(huán)境采樣頻率為1 MHz，2環(huán)境為100 kHz，3環(huán)境為50 kHz，外觸發(fā)進入1環(huán)境，計數(shù)觸發(fā)進入2環(huán)境，計數(shù)值128 kW，計數(shù)觸發(fā)進入3環(huán)境，計數(shù)值32 kW。系統(tǒng)采樣完畢后，連接到計算機通過上位機軟件讀取數(shù)據(jù)，實驗波形如圖4。

　　設(shè)置為計數(shù)128 kW進入2環(huán)境，計數(shù)32 kW進入3環(huán)境，而系統(tǒng)負延遲為8 kW，分為4個通道，因此1、2環(huán)境的分界點為(128+8)·1024／4=34816點，2、3環(huán)境的分界點為(128+8+32)*1024／4=43008點，實驗波形與計算值相符。如表1所示：

　　通過上表可以看出，系統(tǒng)變頻采樣模塊的設(shè)計滿足系統(tǒng)的要求，并且系統(tǒng)是完全按照設(shè)定的采樣策略進行采樣的。

　　4 結(jié)束語

　　介紹了一種用FPGA實現(xiàn)的動態(tài)測試存儲測試系統(tǒng)。通過實驗驗證，表明系統(tǒng)能對信號進行不失真采樣存儲。證實了所設(shè)計的采樣策略對多種變化規(guī)律的信號采集具有通用性，實現(xiàn)了對信號的變頻采樣，擴展了系統(tǒng)的應(yīng)用范圍。