邏輯分析儀應(yīng)用于ADC及相關(guān)領(lǐng)域
加入技術(shù)交流群
TWLA500在ADC及相關(guān)領(lǐng)域的應(yīng)用
FAE：現(xiàn)場技術(shù)支持。給客戶提供你所銷售產(chǎn)品應(yīng)用上的技術(shù)支持，并對客戶提出的質(zhì)量問題進(jìn)行處理。FAE與客戶直接接觸，在產(chǎn)品的應(yīng)用和市場方向上有信息上的優(yōu)勢，很多時候FAE的表現(xiàn)決定了定單的成敗。這個工作的重要性可見一斑。
在IC，通信等領(lǐng)域，新產(chǎn)品，新技術(shù)如雨后春筍般亮相在世人面前，如何讓客戶了解并掌握新技術(shù)和新產(chǎn)品的應(yīng)用也就成了FAE的重要任務(wù)，一個完美的演示或許就能獲得大批的定單，為自己帶來巨大的經(jīng)濟(jì)效益。而FAE給客戶演示必需的東西有一個就是演示板。
隨著市場需求的增長，電子技術(shù)的發(fā)展，AD/DA的技術(shù)也得到了長足的進(jìn)步。其應(yīng)用范圍也是越來越廣泛，比比皆是，遍地開花。所以其品質(zhì)的優(yōu)劣也就變得舉足輕重了。
對于一個ADC來說，位數(shù)，轉(zhuǎn)換率，輸入頻寬等參數(shù)都是測試的重點，除了這些原始設(shè)計品質(zhì)，客戶還會對ADC的雜訊，穩(wěn)定性，速度等方面進(jìn)行測試。
下圖是某半導(dǎo)體廠家的針對ADC所設(shè)計的一個演示板。同時也是給客戶使用的實驗板，用于驗證ADC的各個方面的性能。
圖1 ADC演示板
而對于上文所說的幾個測試方面，TWLA500用于以下幾個方面：
FPGA的測試
首先：便于攜帶是其最大的優(yōu)點，這對于FAE的客戶應(yīng)用支持是非常方便的。
其次：半導(dǎo)體廠家多用FPGA對其ADC進(jìn)行資料的處理與轉(zhuǎn)換，這時就需要用TWLA500來進(jìn)行監(jiān)測。如果中間過程中發(fā)生故障，TWLA500就能進(jìn)行檢測并加以修正。
有些廠商可能會用軟件來實現(xiàn)監(jiān)測，但是軟件一般只能表現(xiàn)出最后的結(jié)果，中間產(chǎn)生什么問題的話還是需要邏輯分析儀來測試。展示電路板見下圖。
圖2 FPGA演示電路板
在時鐘發(fā)生器功能方面
TWLA500擁有2個獨立通道的時鐘發(fā)生器，輸出范圍6~200M可調(diào)，可作為寬范圍的可變時鐘發(fā)生器使用。而且還可以產(chǎn)生6~200M范圍的調(diào)頻信號。這兩個功能可以滿足低速AD到高速（200M以上模擬信號，需要達(dá)1GHz的轉(zhuǎn)換率）AD的需求。
下圖是一個ADC演示板電路圖，圖的上部可見時鐘發(fā)生器給電路板輸入可變時鐘信號或調(diào)頻信號配合演示板演示。
圖3 ADC演示板
圖4是演示的整個測試圖片，其中TWLA500提供可變時鐘和調(diào)頻信號，來驗證測試芯片以及相關(guān)系統(tǒng)的表現(xiàn)。
圖4 整體測試圖
綜上，TWLA500在半導(dǎo)體方面的應(yīng)用邏輯分析儀用于對FPGA改動前后的測試驗證芯片的規(guī)格時鐘發(fā)生器輸出可變時鐘及調(diào)頻信號測試芯片的性能對于邏輯分析儀方面，只要采樣率，帶寬，存儲深度足夠，邏輯分析儀都能滿足測試的需求。TWLA500每通道10Mbit的存儲比市面上其他的產(chǎn)品高出很多，比最低2k存儲的產(chǎn)品甚至達(dá)到了5000倍的差距。適合幾乎所有場合。對比見圖5
圖5 市面上邏輯分析儀存儲深度比較
對于時鐘發(fā)生器方面，有些客戶可能選擇其他產(chǎn)品，比如泰克的函數(shù)波形發(fā)生器，相比而言，雖然泰克功能強大，但是笨重不易攜帶且昂貴。TWLA500同樣能滿足需求，但是輕便，價格實惠。且邏輯分析儀能協(xié)助解決更多難題。
圖6 泰克函數(shù)信號發(fā)生器
綜上所述：對于一些技術(shù)層次比較高的領(lǐng)域，通常都是沒有固定的解決方案，而就算有可供參考的解決方案，也會因為高頻信號的原因，而不確定其真實的表現(xiàn)情況，這是就需要工程師自行設(shè)計并選擇解決方案。
最終的辦法會有很多種，而應(yīng)用TWLA500無疑是其中非常高性價比的一個。對于一個成熟的工程師來說，TWLA500提供的服務(wù)絕對是物超所值。
評論