基于SoPC的FPGA在線測(cè)試方法

　　4.1 DMA控制器的操作

　　Altera公司為DMA控制器提供了硬件抽象層(HAL)接口函數(shù)，使用這些函數(shù)編程需要注意的地方主要有2點(diǎn)：一是要考慮到Cache數(shù)據(jù)的一致性問(wèn)題，在調(diào)用發(fā)送/接收函數(shù)之前需要調(diào)用相關(guān)函數(shù)清除數(shù)據(jù)Cache中的內(nèi)容;另外一個(gè)需要注意的地方是DMA控制器的alt_dma_txchan _send()函數(shù)以及alt_dma_rxchan_prepare()函數(shù)的第3個(gè)參數(shù)表示的是請(qǐng)求DMA控制器發(fā)送/接收的字節(jié)數(shù)，而不是字或者雙字、四字?jǐn)?shù)。

　　4.2 Host-Base File System

　　Altera公司提供的Host-Base File System組件可以使正在目標(biāo)板上執(zhí)行的程序讀/寫存儲(chǔ)在主機(jī)上的文件，文件的數(shù)據(jù)是NiosⅡIDE通過(guò)Altera下載線纜與目標(biāo)板進(jìn)行數(shù)據(jù)交互的。目標(biāo)板上的程序可以使用ANSIC標(biāo)準(zhǔn)庫(kù)函數(shù)如fopen、fread等函數(shù)來(lái)進(jìn)行文件的操作，用戶使用Host-Base File System前必須先在NtosII IDE工程中添加這個(gè)軟件組件，而且只能運(yùn)行在Debug模式下。另外，對(duì)于上傳至PC的測(cè)試數(shù)據(jù)，也可以使用設(shè)置標(biāo)準(zhǔn)輸入/輸出信息存放于主機(jī)上的某個(gè)文件(在NiosⅡIDE/Run/Run…/Common下指定)而繞開(kāi)Host-BaseFile System，但是對(duì)于主機(jī)文件數(shù)據(jù)下載給目標(biāo)板的情況，對(duì)文件的操作必須添加這個(gè)組件。

　　4.3 測(cè)試數(shù)據(jù)讀、寫控制

　　當(dāng)需要采集測(cè)試數(shù)據(jù)時(shí)，首先在FPGA內(nèi)部用硬件語(yǔ)言編寫模塊把測(cè)試數(shù)據(jù)存入DMA讀從外設(shè)的FIFO，然后DMA讀從外設(shè)產(chǎn)生中斷請(qǐng)求，NiosⅡ接到中斷請(qǐng)求后，首先查看中斷產(chǎn)生的原因是FIFO寫滿還是數(shù)據(jù)包結(jié)束。若中斷原因是數(shù)據(jù)包結(jié)束，則NiosⅡ讀DMA讀從外設(shè)的usedw寄存器獲取FIFO已使用字?jǐn)?shù)，并把這個(gè)值作為DMA控制器的傳輸長(zhǎng)度發(fā)起DMA傳輸;若是FIFO寫滿，則發(fā)起固定長(zhǎng)度(如FIFO深度)的DMA讀傳輸，DMA傳輸完畢后用ANSIC標(biāo)準(zhǔn)函數(shù)fwrite()把數(shù)據(jù)寫入PC機(jī)的數(shù)據(jù)文件。

　　對(duì)于存儲(chǔ)在PC機(jī)上的數(shù)據(jù)激勵(lì)文件，NiosⅡIDE首先通過(guò)ANSIC標(biāo)準(zhǔn)函數(shù)fread()讀入NiosⅡ的數(shù)據(jù)存儲(chǔ)器，在查詢DMA寫從外設(shè)中FIFO未滿時(shí)，把數(shù)據(jù)寫入外部的FIFO，完成數(shù)據(jù)激勵(lì)文件的傳輸。

　　5 系統(tǒng)驗(yàn)證

　　5.1 系統(tǒng)測(cè)試條件

　　本次測(cè)試中FPGA芯片為Altera公司的CycloneIII EP3C120F484C8，系統(tǒng)時(shí)鐘為50 MHz，使用的JTAG傳輸線纜為USB Blaster，NiosⅡ?yàn)榻?jīng)濟(jì)模式，自定義DMA讀、寫外設(shè)內(nèi)部FIFO均為2 K×16 b，NiosⅡ數(shù)據(jù)存儲(chǔ)器On-Chip RAM大小為60 KB，使用Host-Base File System組件，在NiosⅡ工程屬性中選中“Reduced device drivers”，經(jīng)過(guò)NiosⅡIDE編譯后代碼占用程序存儲(chǔ)空間為50 KB。

　　5.2 測(cè)試數(shù)據(jù)傳輸測(cè)試

　　在FPGlA目標(biāo)系統(tǒng)測(cè)試數(shù)據(jù)上傳至PC的測(cè)試中，在FPGA內(nèi)部用verilog語(yǔ)言編寫了一個(gè)數(shù)據(jù)源模塊，數(shù)據(jù)源輸出為2～8 000的計(jì)數(shù)值，數(shù)據(jù)寬度為16位，在數(shù)據(jù)8 000輸出時(shí)，數(shù)據(jù)包結(jié)束信號(hào)有效，這樣既可以驗(yàn)證FIFO滿中斷的情況又可以驗(yàn)證數(shù)據(jù)包結(jié)束中斷的情況。測(cè)試數(shù)據(jù)源首、尾部的SignalTapⅡ測(cè)試波形如圖4所示。在NiosⅡIDE，通過(guò)把pritnf()函數(shù)輸出的調(diào)試信息自動(dòng)存放到一個(gè)文本文件中，刪去首、尾的調(diào)試信息即得到有效數(shù)據(jù)文件。文本文件數(shù)據(jù)結(jié)果如圖5所示，其中數(shù)字后面的小黑塊代表?yè)Q行符，從結(jié)果看，此方法實(shí)現(xiàn)了測(cè)試數(shù)據(jù)的正確上傳(注：由于測(cè)試數(shù)據(jù)太長(zhǎng)，文中只給出數(shù)據(jù)的首部和尾部的截圖)。

　　5.3 激勵(lì)數(shù)據(jù)傳輸測(cè)試

　　在激勵(lì)數(shù)據(jù)傳輸測(cè)試時(shí)激勵(lì)數(shù)據(jù)為存儲(chǔ)于PC機(jī)上的計(jì)數(shù)值為1～2048二進(jìn)制流文件，數(shù)據(jù)寬度為16位，通過(guò)加入Host-Base File System組件調(diào)用fopen()與fread()函數(shù)完成數(shù)據(jù)的讀出，當(dāng)查詢DMA寫從設(shè)備未滿時(shí)發(fā)起DMA傳輸，圖6是外部邏輯讀DMA寫從設(shè)備中FIFO的Signal Tap II測(cè)試波形圖。從圖中的結(jié)果看，數(shù)據(jù)讀出為1～2 048，實(shí)現(xiàn)了激勵(lì)數(shù)據(jù)的正確下載。

　　6 結(jié)語(yǔ)

　　本文提出了一種基于SoPC的FPGA在線測(cè)試方法，這種在線測(cè)試方法可以把存儲(chǔ)在FPGA片上FIFO的測(cè)試數(shù)據(jù)通過(guò)JTAG接口上傳至PC機(jī)并寫入文件，也可以把存儲(chǔ)在PC機(jī)上的激勵(lì)文件通過(guò)JTAG接口下載到FPGA的片上FIFO。相比Altera已有的在線測(cè)試方法，此方法采用DMA操作，具有較高的數(shù)據(jù)吞吐量;采用NiosⅡ控制測(cè)試/激勵(lì)數(shù)據(jù)的傳輸，無(wú)需手動(dòng)操作;采集過(guò)程的控制由C語(yǔ)言編寫，簡(jiǎn)單易用;使用PC機(jī)上的激勵(lì)文件或者把測(cè)試數(shù)據(jù)存儲(chǔ)為PC機(jī)上的文件，可以使用其它分析工具(如Matlab)產(chǎn)生激勵(lì)文件或者對(duì)測(cè)試數(shù)據(jù)文件進(jìn)行分析;另外，此方法對(duì)測(cè)試數(shù)據(jù)的采樣深度沒(méi)有限制。因此，這種在線測(cè)試方法具有廣泛的應(yīng)用前景。