基于 SoPC 的震動信號采集設(shè)備設(shè)計(jì)方法

在工程結(jié)構(gòu)測試和分析中，震動信號的采集是一項(xiàng)基礎(chǔ)性的工作，其采集的速度、精度和穩(wěn)定度對測試的結(jié)果分析有重要的意義。震動數(shù)據(jù)分析技術(shù)的不斷提高要求速度更快、精度更高、功能更強(qiáng)、成本更低的數(shù)據(jù)采集系統(tǒng)。AD7329恰好滿足這些要求，它集成了可編程輸入范圍切換矩陣、高精度基準(zhǔn)源和高性能A/D轉(zhuǎn)換單元于一體，而Nios Ⅱ嵌入式軟核CPU具有數(shù)據(jù)吞吐率高、配置靈活、可升級性強(qiáng)等特點(diǎn)，是一款性價(jià)比很高的微控制器，結(jié)合兩者并通過高速SPI總線進(jìn)行通信，構(gòu)成了高速、高精度震動信號采集設(shè)備。

SoPC與Nios Ⅱ嵌入式系統(tǒng)簡介

SoPC（System On Programmable Chip，可編程的片上系統(tǒng)）是Altera公司提出來的一種靈活、高效的SoC解決方案。它將處理器、存儲器、I/O口等系統(tǒng)設(shè)計(jì)需要的功能模塊集成到一個(gè)可編程器件上，構(gòu)成一個(gè)可編程的片上系統(tǒng)。SoPC是PLD和ASIC技術(shù)融合的結(jié)果，可以認(rèn)為SoPC代表了半導(dǎo)體產(chǎn)業(yè)未來的發(fā)展方向。

Nios Ⅱ系列32位RISC嵌入式處理器具有超過200DMIP的性能，在低成本FPGA中實(shí)現(xiàn)成本只有35美分。由于處理器是軟核形式，具有很大的靈活性，可以在多種系統(tǒng)設(shè)置組合中進(jìn)行選擇，滿足成本和功能要求。采用Nios Ⅱ處理器進(jìn)行設(shè)計(jì)，可以幫助用戶將產(chǎn)品迅速推向市場，延長產(chǎn)品生命周期，防止出現(xiàn)處理器逐漸過時(shí)的情況。

AD7329模/數(shù)轉(zhuǎn)換器

AD7329是ADI公司推出的基于iCMOS(industrial CMOS)工藝的8通道12位精度1MSa/s采樣速度的逼近型模/數(shù)轉(zhuǎn)換器。iCMOS是一種結(jié)合了高電壓CMOS和低電壓CMOS的特殊工藝，使得高精度模擬器件操作電壓的范圍達(dá)到了33V，遠(yuǎn)遠(yuǎn)高于上一代器件所能承受的極限。由于采用了此種新的工藝，AD7329在實(shí)現(xiàn)雙極性輸入的同時(shí)提高了精度，并且減小了功耗和體積。

AD7329可以實(shí)現(xiàn)真正的雙極性輸入，并且具有4種可編程輸入范圍，即±10V,±5V,±2.5V和0～+10V，每個(gè)模擬輸入通道可以被獨(dú)立設(shè)置。同時(shí)模擬輸入通道也可配置成單端輸入模式、差分輸入模式以及偽差分模式。該器件內(nèi)置了一個(gè)2.5V的基準(zhǔn)源，同時(shí)也允許外部基準(zhǔn)的輸入，在外部基準(zhǔn)為3V時(shí)雙極性模擬輸入的范圍是±12V。該器件采用的是SPI高速串行接口，總線時(shí)鐘頻率可以穩(wěn)定工作在20MHz，在給ADC提供時(shí)鐘的同時(shí)完成數(shù)據(jù)的傳輸。

系統(tǒng)原理與組成

系統(tǒng)組成框圖如圖1所示，包括Nios Ⅱ嵌入式處理器、Avalon總線、JTAG控制器和調(diào)試接口、SDRAM、DM9000A網(wǎng)絡(luò)接口以及AD7329采樣控制模塊。

圖1 系統(tǒng)結(jié)構(gòu)框圖

在A/D采樣控制器的控制下，AD7329采集得到的電壓信號通過SPI接口傳送到控制器的FIFO中，當(dāng)數(shù)據(jù)量達(dá)到FIFO的75%時(shí)，控制器產(chǎn)生中斷，通知CPU讀取數(shù)據(jù)。CPU收到中斷后，啟動DMA，將A/D采樣控制器FIFO中的數(shù)據(jù)傳送到以太網(wǎng)控制器的FIFO中，而后利用NicheStack協(xié)議棧采用UDP方式將數(shù)據(jù)發(fā)送到網(wǎng)上。JTAG控制器和調(diào)試接口用來軟硬件調(diào)試和系統(tǒng)軟硬件程序的配置。SDRAM用來運(yùn)行軟件程序和提供FIFO的物理空間。