千兆位背板總線測(cè)試方法

摘要：簡(jiǎn)要介紹了千兆位背板總線的一些關(guān)鍵問題詳細(xì)討論了幾種行之有效的千兆位背板總線測(cè)試方法，包括波形觀測(cè)、誤碼率測(cè)試、眼圖和時(shí)域反射計(jì)等給出了一個(gè)實(shí)際的千兆位背板總線系統(tǒng)的測(cè)試結(jié)果。

關(guān)鍵詞：千兆位背板總線 誤碼率 眼圖 時(shí)域反射計(jì)

背板是互連技術(shù)在印刷電路板上的實(shí)現(xiàn)，一般是無(wú)源的。背板上有用來插卡的槽，槽與槽之間有各種形式的總線。在背板的插槽中插入各種卡，即構(gòu)成計(jì)算機(jī)和各種處理機(jī)，所以說背板是嵌入式系統(tǒng)的硬件平臺(tái)。由于傳統(tǒng)的共享總線在某一特定時(shí)刻只允許同時(shí)被一對(duì)端口使用，因而各端口分配到的平均帶寬較少，所以應(yīng)用受到了很大的限制。隨著對(duì)總線帶寬要求的不斷提高，人們將注意力更多地轉(zhuǎn)向空分總線?？辗挚偩€允許多端口同時(shí)通信，端口越多總計(jì)帶寬越高，具有很好的可擴(kuò)展性，而可擴(kuò)展性正是通信系統(tǒng)所必需的。由于通信系統(tǒng)中普遍采用串行傳輸方式，所以通信系統(tǒng)中采用的空分總線也多采用串行方式。點(diǎn)到點(diǎn)的串行傳輸方式可以獲得很高的傳輸率，且越來越多地被用于處理器、存儲(chǔ)器和Ｉ／Ｏ設(shè)備間的互連之中。高速（指千兆位以上）的背板總線已經(jīng)成為高速互連技術(shù)中的一個(gè)重要方面[１]。不僅通信領(lǐng)域，計(jì)算、控制等領(lǐng)域?qū)Ρ嘲寮夹g(shù)也提出了越來越高的要求。

千兆位背板總線的高速電路系統(tǒng)對(duì)系統(tǒng)的測(cè)試提出了挑戰(zhàn)。由千兆位系統(tǒng)的特征時(shí)間１ｎｓ和真空光速３．００Ｅ＋８ｍ／ｓ的乘積，得到的波長(zhǎng)的量級(jí)約為０．３ｍ，這與一般背板的長(zhǎng)度在同一量級(jí)；如果考慮到信號(hào)的上升沿約為０．２ｎｓ，則估計(jì)出的波長(zhǎng)在０．０６ｍ量級(jí)上，這和一般的ＰＣＢ板走線在同一量級(jí)。這樣，數(shù)字信號(hào)的傳輸線效應(yīng)和模擬效應(yīng)就不可忽略了。傳輸線效應(yīng)和模擬效應(yīng)的影響，使得高速數(shù)字電路設(shè)計(jì)對(duì)阻抗特性、時(shí)間參數(shù)和信號(hào)質(zhì)量提出了嚴(yán)苛的要求，這樣，對(duì)它們的測(cè)量，就成為一個(gè)重要的課題[２]。

１ 千兆位背板總線系統(tǒng)簡(jiǎn)介

隨著串行數(shù)據(jù)傳輸率的不斷提高，數(shù)字信號(hào)和模擬信號(hào)間的界線模糊了。為了提供傳輸所必須達(dá)到的低誤碼率，必須保證良好的信號(hào)完整性；而為了達(dá)到信號(hào)完整性的要求，必須仔細(xì)考慮元件的選擇、電路板的設(shè)計(jì)。因此，應(yīng)該對(duì)傳輸線效應(yīng)、電磁兼容性、噪聲、串?dāng)_和時(shí)鐘分布等諸多問題有清晰的認(rèn)識(shí)并將這些知識(shí)運(yùn)用到實(shí)際設(shè)計(jì)中去[３]。

其中，在設(shè)計(jì)中必須對(duì)三個(gè)方面予以特別的重視：收發(fā)器、接插件和背板ＰＣＢ設(shè)計(jì)，它們?cè)谡麄€(gè)千兆位背板總線系統(tǒng)中，有著舉足輕重的地位。而對(duì)千兆位系統(tǒng)的測(cè)試，則與這三個(gè)方面密切相關(guān)。千兆位背板總線系統(tǒng)示意圖如圖１所示。

收發(fā)器：收發(fā)器(ｔｒａｎｓｃｅｉｖｅｒ)是系統(tǒng)中的核心器件。差分信號(hào)ＬＶＰＥＣＬ是一種比較通用、性能較好的信號(hào)形式。一般希望收發(fā)器能提供多通道雙工數(shù)據(jù)傳輸，以能夠達(dá)到較高的總計(jì)帶寬。通常采用相對(duì)低速的參考時(shí)鐘，在片內(nèi)進(jìn)行頻率合成。傳統(tǒng)上使用８Ｂ／１０Ｂ的編碼方式，要求收發(fā)器能夠在很短時(shí)間內(nèi)實(shí)現(xiàn)位同步、字同步和或通道同步。還要考慮時(shí)鐘的驅(qū)動(dòng)和分配問題、時(shí)鐘的偏差(ｓｋｅｗ)和抖動(dòng)(ｊｉｔｔｅｒ)特性。對(duì)芯片電路的一些細(xì)節(jié)問題，如阻抗匹配、交流耦合、功耗、與上游／下游電路的接口等也應(yīng)該加以充分與仔細(xì)的考慮。

接插件：接插件是背板與插卡的連接部分。由于通孔(ｖｉａ)和短線(ｓｔｕｂ)引入阻抗不連續(xù)性，并產(chǎn)生串?dāng)_、共模噪聲、衰減和額外的抖動(dòng)，因此影響信號(hào)完整性和誤碼率。所以接插件的評(píng)估和選擇對(duì)于確保高速背板系統(tǒng)的性能至關(guān)重要。可以通過時(shí)域反射計(jì)測(cè)量接插件各點(diǎn)的特性阻抗，來選取各點(diǎn)特性阻抗變化較小且平滑的接插件。通常采用在信號(hào)引腳周圍排步地引腳的偽同軸結(jié)構(gòu) 來減少串?dāng)_、共模噪聲。還應(yīng)考慮接插件的機(jī)械性能。

背板ＰＣＢ：背板是一種裝有插座、通常安裝在機(jī)箱背面的完成插卡間信號(hào)傳輸?shù)碾娐钒?。由Ｎｙｑｕｉｓｔ公式可知，１．２５Ｇｂｐｓ?shù)據(jù)速率的總線至少應(yīng)有６２５ＭＨｚ的帶寬。在如此高的帶寬要求下，千兆位背板ＰＣＢ設(shè)計(jì)與低速背板設(shè)計(jì)有著顯著的區(qū)別。為減小地反彈和共模干擾并滿足電磁兼容性要求，背板應(yīng)采用差分信號(hào)，差分信號(hào)耦合方式有邊沿耦合(ｅｄｇｅ ｃｏｕｐｌｅｄ)和寬面耦合(ｂｒｏａｄ ｃｏｕｐｌｅｄ)兩種。

依據(jù)以上原則，我們成功地設(shè)計(jì)了一個(gè)千兆位背板總線傳輸系統(tǒng)，總計(jì)帶寬達(dá)到１．２５Ｇ×４＝５Ｇｂｐｓ，考慮采用各種測(cè)試方法對(duì)這三個(gè)方面的性能加以全面細(xì)致的測(cè)試。

２ 千兆位背板總線系統(tǒng)測(cè)試方法

總線系統(tǒng)測(cè)試包括以下幾個(gè)方面：波形觀測(cè)、誤碼率測(cè)試、ＴＤＲ阻抗測(cè)試和眼圖測(cè)試。

２.１ 波形觀測(cè)

波形觀測(cè)的內(nèi)容包括信號(hào)的上升／下降沿、幅度、抖動(dòng)、過沖等等。采用的主要儀器為數(shù)字存儲(chǔ)示波器(ＤＳＯ)。

通過測(cè)量信號(hào)在收端和發(fā)端的幅度值，可以計(jì)算出被測(cè)信號(hào)在傳輸系統(tǒng)中的損耗百分比。該損耗與系統(tǒng)的帶寬有著直接的關(guān)系，而且收發(fā)器也要求信號(hào)擺幅超過噪聲容限，否則會(huì)出現(xiàn)誤碼。收發(fā)器對(duì)信號(hào)的抖動(dòng)和上升／下降沿寬度也提出要求。

由于串行信號(hào)速率很高，因此對(duì)示波器的要求也相當(dāng)高。主要表現(xiàn)在采樣率和帶寬(包括示波器本身的帶寬和探頭帶寬)兩個(gè)方面，其中帶寬是最為關(guān)鍵的。示波器帶寬應(yīng)為被測(cè)系統(tǒng)最高頻率成分的３到５倍。系統(tǒng)的上升時(shí)間在頻率成分中起著主導(dǎo)作用，而不是時(shí)鐘頻率。信號(hào)帶寬可用０．３５除以上升時(shí)間(１０％到９０％)來估計(jì)，這個(gè)關(guān)系是基于主極點(diǎn)近似的，所以對(duì)應(yīng)特性不同的系統(tǒng)該參數(shù)可以高至０．４或０．５。如果上升時(shí)間按照２０％到８０％計(jì)算，則因子０．３５應(yīng)當(dāng)換成０．２２。示波器帶寬為信號(hào)帶寬５倍時(shí)，產(chǎn)生０．２％誤差，但是如果與信號(hào)帶寬相等，則會(huì)產(chǎn)生４１％的誤差２。而千兆位系統(tǒng)的上升時(shí)間在２００ｐｓ量級(jí)，這對(duì)示波器的帶寬提出了嚴(yán)苛的要求。依據(jù)一階主極點(diǎn)近似及卷積特性，在考慮進(jìn)示波器及探頭的帶寬影響以后，測(cè)出的上升時(shí)間[４]為：

其中Ｔ１為信號(hào)的上升時(shí)間，Ｔ２和Ｔ３為示波器和探頭的上升時(shí)間。

從上式中，我們看出示波器的探頭也會(huì)影響測(cè)出的信號(hào)質(zhì)量。因?yàn)樘筋^會(huì)帶入阻性和容性成分，而探頭的接地線還會(huì)引入感性負(fù)載，這樣也會(huì)帶進(jìn)一個(gè)時(shí)間常數(shù)。所以在測(cè)量中，應(yīng)該采用盡量短的探頭和接地線，并使接地點(diǎn)與測(cè)試點(diǎn)盡量接近，以免形成比較大的回流。

在千兆位背板總線測(cè)試中，主要觀測(cè)收發(fā)器引腳或者其直接引出線上的信號(hào)質(zhì)量和接插件引腳上的信號(hào)質(zhì)量，通過觀測(cè)可對(duì)收發(fā)器的性能與接插件、總線的傳輸性能有一個(gè)大致的了解。

２.２ 誤碼率測(cè)試

誤碼率即出現(xiàn)錯(cuò)誤比特的概率，是數(shù)字信號(hào)傳輸系統(tǒng)應(yīng)該測(cè)試的一個(gè)基本性能。位誤碼率(Ｂｉｔ Ｅｒｒｏｒ Ｒａｔｉｏ)定義為：

位誤碼率ＢＥＲ＝接收錯(cuò)誤比特?cái)?shù) / 傳輸?shù)目傆?jì)比特效

誤碼率測(cè)試一般要求采用標(biāo)準(zhǔn)的偽隨機(jī)二進(jìn)制碼序列（ＰＲＢＳ - Ｐｓｅｕｄｏ－Ｒａｎｄｏｍ Ｂｉｎａｒｙ Ｓｅｑｕｅｎｃｅ），這種碼型重復(fù)周期很長(zhǎng)，在較短序列內(nèi)可以近似地看成是隨機(jī)并與實(shí)際通信業(yè)務(wù)類似的碼型，因而比之重復(fù)碼型更為可信。誤碼率測(cè)試系統(tǒng)的框圖如圖２所示，其中的兩個(gè)偽隨機(jī)碼發(fā)生器產(chǎn)生的偽隨機(jī)序列要求一致。

誤碼率測(cè)試可以采用通用的誤碼特性分析儀。如果沒有通用分析儀，也可以針對(duì)某一特定的系統(tǒng)用硬件電路實(shí)現(xiàn)誤碼率測(cè)試。比如針對(duì)千兆位背板總線系統(tǒng)可以組成如圖３所示的系統(tǒng)。

該測(cè)試系統(tǒng)采用相對(duì)低速的數(shù)字信號(hào)處理器（ＤＳＰ）向ＳＲＡＭ存儲(chǔ)器寫入隨機(jī)碼型，再通過高速的可編程邏輯器件從ＳＲＡＭ內(nèi)讀出碼型發(fā)往發(fā)送器的輸入端口，在千兆位背板總線系統(tǒng)上傳輸，在接收器的輸出端口用高速的可編程邏輯器件寫入ＳＲＡＭ，其后再?gòu)模樱遥粒妥x入ＤＳＰ，進(jìn)行誤碼分析?，F(xiàn)已證明這種方法是行之有效的。

２.３ ＴＤＲ測(cè)試

ＴＤＲ即時(shí)域反射計(jì)（Ｔｉｍｅ Ｄｏｍａｉｎ Ｒｅｆｌｅｃｔｏｍｅｔｅｒ），時(shí)域反射計(jì)采用一個(gè)信號(hào)發(fā)生器在傳輸線的一端加一個(gè)上升沿很快的階躍波，然后在傳輸線上某點(diǎn)用示波器測(cè)量入射波和反射波的波形。時(shí)域反射計(jì)技術(shù)能夠顯示被測(cè)傳輸線上各點(diǎn)的特性阻抗及線上各點(diǎn)阻抗不連續(xù)處的位置和特性（阻性、容性還是感性）。ＴＤＲ可以用來測(cè)試傳輸線上的開路、短路以及相鄰傳輸線間的串?dāng)_。在光傳輸系統(tǒng)的維護(hù)中，可以用光時(shí)域反射計(jì)來檢測(cè)光纖的斷裂等故障，也是基于這一原理。在測(cè)試背板時(shí)，可以安裝ＳＭＡ插頭與ＴＤＲ示波器相連接以便于測(cè)試。測(cè)試差分信號(hào)的特性阻抗及共模和差模反射采用差分時(shí)域反射計(jì)（ＤＴＤＲ-Ｄｉｆｆｅｒｅｎｔｉａｌ ＴＤＲ），可以采用雙階躍波發(fā)生器來激勵(lì)，也可以采用單階躍波來激勵(lì)。對(duì)于千兆位背板總線來說，可以通過ＴＤＲ來測(cè)背板總線的特性阻抗和接插件的阻抗不連續(xù)特性，有很重要的參考意義。圖４是一個(gè)終端開路ＴＤＲ圖樣，其中橫坐標(biāo)是時(shí)間，縱坐標(biāo)是幅度，也可以是反射系數(shù)ρ[5]。

２.４ 眼圖測(cè)試

眼圖(Ｅｙｅ Ｐａｔｔｅｒｎ)是在示波器或?qū)Ｓ玫难蹐D測(cè)試儀上把多段偽隨機(jī)碼波形重疊形成的圖形，用來測(cè)試信號(hào)質(zhì)量。對(duì)于各種標(biāo)準(zhǔn)速率，都有相應(yīng)的模板。所謂模板，是眼圖測(cè)量中的一個(gè)區(qū)域，合乎標(biāo)準(zhǔn)的眼圖要求不能有波形進(jìn)入這個(gè)區(qū)域。從眼圖上可以看出信號(hào)的上升沿、下降沿的快慢和抖動(dòng)的大小。信號(hào)上升／下降得越快、抖動(dòng)越小，眼張開得越大，如圖５所示。眼圖的張度ｏｐｅｎｉｎｇ與誤碼率之間有著直接的聯(lián)系，張度越大，則誤碼率越小。還可以通過觀察眼圖得出終端匹配電阻的匹配程度，如圖６所示[６]。

３ 一個(gè)實(shí)際系統(tǒng)的測(cè)試結(jié)果

通過以上幾種方法，我們對(duì)設(shè)計(jì)的千兆位背板總線系統(tǒng)進(jìn)行了測(cè)試。

３.１ 波形觀測(cè)

圖７給出了收端信號(hào)的波形。在測(cè)試中，由于條件所限，我們使用的示波器本身帶寬為１ＧＨｚ，采用的差分探頭帶寬也為１ＧＨｚ，這樣得出的綜合帶寬約為７００ＭＨｚ，示波器引入的上升時(shí)間(2０％到８０％)約為３００ｎｓ，而正常情況下接收器和發(fā)送器信號(hào)的上升時(shí)間也應(yīng)在這個(gè)量級(jí)，所以測(cè)出的上升時(shí)間誤差較大。示波器的帶寬限制也會(huì)影響到測(cè)出信號(hào)的幅度。測(cè)試中我們嘗試采用各種長(zhǎng)度的探頭、接地線和不同的接地點(diǎn)，觀察到長(zhǎng)探頭、接地線和離被測(cè)點(diǎn)較遠(yuǎn)的接地點(diǎn)都會(huì)引起測(cè)出信號(hào)的波形性能變壞。所以在測(cè)試中采用最短的探頭和接地線、離被測(cè)點(diǎn)最近的接地點(diǎn)。比較收端和發(fā)端的波形，可以得出信號(hào)通過接插件和背板的幅度衰減，本系統(tǒng)的幅度衰減在１０％之內(nèi)，能夠保證收端無(wú)誤接收，是令人滿意的。也可以通過比較收端和發(fā)端的上升時(shí)間估算出系統(tǒng)的帶寬，采用如下公式：

其中Ｔｒｉｓｅｒｅｃ為收端上升時(shí)間，Ｔｒｉｓｅｔｒａｎｓ為發(fā)端上升時(shí)間。由于公式中兩者平方后相減，抵消了示波器和探頭有限帶寬的影響。按此公式算出本系統(tǒng)帶寬約為１ＧＨｚ，基本上保證了１．２５Ｇｂｐｓ信號(hào)傳輸?shù)目尚行浴?/p>

３.２ 誤碼率測(cè)試

我們?cè)O(shè)計(jì)了一個(gè)誤碼率測(cè)試系統(tǒng)，系統(tǒng)框圖如圖３所示，并采用ＤＳＰ編程實(shí)現(xiàn)了一種簡(jiǎn)單有效的偽隨機(jī)信號(hào)序列，偽隨機(jī)信號(hào)長(zhǎng)度為３２Ｋ。系統(tǒng)在測(cè)試中運(yùn)行良好。測(cè)出系統(tǒng)傳送６,０００,０００包無(wú)誤碼（每包為３２Ｋ數(shù)據(jù)，數(shù)據(jù)為１Ｂｙｔｅ），計(jì)算出系統(tǒng)誤碼率在１０－１２以下，這是相當(dāng)令人滿意的。

３.３ ＴＤＲ測(cè)試

由于本系統(tǒng)的高速信號(hào)線采用的是差分信號(hào)形式，所以采用差分ＴＤＲ，雙階躍波激勵(lì)。圖８是測(cè)得的ＴＤＲ波形。圖中，橫軸坐標(biāo)為時(shí)間，縱軸坐標(biāo)為信號(hào)幅度，也可以是反射率ρ?？梢钥闯霰澈蟀逍盘?hào)線特征阻抗較為連續(xù)（前端的不連續(xù)處分別為測(cè)試頭與接插件引入，后端是終端開路波形）。連續(xù)的背板特征阻抗對(duì)傳輸是有利，因?yàn)榭梢詼p少信號(hào)在背板上傳輸時(shí)的反射。從TDR可以測(cè)出背板特征阻抗的數(shù)值。本背板的特征阻抗約為82Ω。

３.４ 眼圖測(cè)試

圖９是本系統(tǒng)在接收端的眼圖。該眼圖由偽隨機(jī)信號(hào)迭加約２０００次形成，其中沒有一次進(jìn)入標(biāo)準(zhǔn)的千兆位以太網(wǎng)眼圖模板，該模板眼圖張度為５０％；而我們的收發(fā)器只要保證接收到的信號(hào)能達(dá)到２４％的眼圖張度就能完成ＢＥＲ低于１０－８的信號(hào)傳輸，由此可見，本系統(tǒng)信號(hào)完整性性能遠(yuǎn)超過收發(fā)器的要求。從眼圖中可見，信號(hào)線匹配電阻略為偏大。這也與實(shí)際的電阻與信號(hào)線特性阻抗的匹配情況吻合。

千兆位背板總線系統(tǒng)由于其信號(hào)速率高，導(dǎo)致了不可忽略的傳輸線效應(yīng)和模擬效應(yīng)，具有低速總線系統(tǒng)所不具備的一些特點(diǎn)，所以設(shè)計(jì)中要對(duì)一些關(guān)鍵之處加以特別的考慮，也對(duì)測(cè)試方法提出了新的挑戰(zhàn)。新的測(cè)試方法針對(duì)信號(hào)的質(zhì)量和系統(tǒng)傳輸?shù)男阅?，主要包括波形觀測(cè)、誤碼率測(cè)試、ＴＤＲ和眼圖測(cè)試，經(jīng)實(shí)驗(yàn)證明這些方法對(duì)于千兆位背板總線系統(tǒng)的測(cè)試是行之有效的。通過測(cè)試得出結(jié)論：所設(shè)計(jì)出的千兆位背板總線系統(tǒng)性能優(yōu)良，能夠達(dá)到預(yù)定的性能指標(biāo)。