基于ISA總線的ADSP21160鏈路口加載
加入技術交流群
引言
實時數(shù)字信號處理技術的核心及標志是數(shù)字信號處理器(DSP)，DSP 現(xiàn)在廣泛應用于雷達信號處理、各種通用信號處理、通訊、語音處理、圖像處理及自動控制等各個方面。 隨著實時數(shù)字信號處理技術的發(fā)展，單片DSP已無法滿足諸如雷達信號處理等高速實時信號處理的發(fā)展要求。 AD公司的ADSP2106X，ADSP2116X系列浮點DSP采用超級哈佛結構、多級流水并擁有多達6個鏈路口，特別適合多片DSP級連，構成多處理器并行系統(tǒng)，因此廣泛應用于雷達等高速實時信號處理系統(tǒng)。
當ADSP用戶產生用戶代碼，并進行了軟件及硬件仿真后，接下來要做的就是將程序代碼加載到DSP內部程序空間，使程序代碼脫離仿真環(huán)境，直接運行在硬件板卡上。本文主要介紹ADSP21160的三種主要加載方式之一-鏈路口加載，并附帶介紹了ADSP21160的鏈路口及通用計算機的ISA總線。
圖 1 ISA與Link port的接口電路
ADSP21160鏈路口的特點和功能
?各鏈路口可以獨立、同時工作；
?鏈路口數(shù)據(jù)可以打包成32位、48位，被處理器核訪問，與片內存儲器作DMA傳輸；
?外部主機可以直接訪問鏈路口；
?雙緩沖的發(fā)送和接收寄存器；
?通過時鐘／確認信號在鏈路通信時握手，每個鏈路均可收／發(fā)數(shù)據(jù)，并分別由一個DMA通道支持；
?利用鏈路連接可以組成一維到多維的多種形式的處理器網(wǎng)絡。
鏈路口的信號握手
鏈路口握手信號包括LxACK和LxCLK，可在ADSP21160之間進行異步數(shù)據(jù)傳輸，其它遵守同樣協(xié)議的外部設備也可與鏈路口進行通信，本文介紹鏈路口通過可編程器件CPLD與與ISA總線通信。鏈路口以８位碼一組的方式發(fā)送32位或48位字，發(fā)送方在LxCLK的上升沿送出８位碼，接收方利用時鐘下降沿鎖存８位碼，接收方使LxACK有效，表示已準備接收下一個字。在每個字發(fā)送開始時，發(fā)送方如果看到LxACK無效，將使LxCLK為高，并等待LxACK有效后才開始發(fā)送新字。接收緩沖器為滿時，接收方將使LxACK無效。當發(fā)送緩沖器為空時，LxCLK將保持為低。當作為發(fā)送方時，鏈路口驅動LxCLK和LxDAT7~0；當作為接收方時，鏈路口驅動LxACK以進行數(shù)據(jù)發(fā)送及握手。
ADSP21160的引導模式
在加電復位后，ADSP21160可以自動從外部設備加載程序，稱為引導。ADSP21160支持３種引導模式：prom、host、link port。另外還可以選擇no boot模式及通過JTAG口加載程序。常用的引導模式有prom 引導和link port引導。
對于prom 引導，DSP的BMS作為輸出接EPROM片選信號線，EPROM的８位數(shù)據(jù)線接ADSP21160的DATA32~DATA39，對于多處理器共享系統(tǒng)，可以用一片EPROM對所有的ADSP21160加載，即把所有處理器的BMS接在一起，只有主處理器的BMS被驅動。
對于link port 引導，DMAC6控制寄存器為A0H，鏈路緩沖４(LBUF4)指定到鏈路口４，用于加載外部程序，數(shù)據(jù)以８位形式在LxCLK上升沿由其它ADSP21160的link port或外部設備發(fā)送，在LxCLK下降沿鎖存到接收DSP的LBUF4中。加載程序的外部設備可以直接向鏈路口緩沖寫入數(shù)據(jù)，只要寫入速率不超過DSP的主時鐘頻率即可。而此處的外部設備采用計算機的ISA總線，采用CPLD進行l(wèi)ink port 與ISA的接口設計，使ISA的輸出滿足link port 的協(xié)議。通過地址譯碼將ADSP21160的link port映射為一個I/O端口，采用I/O端口寫操作，將數(shù)據(jù)從計算機發(fā)送到ADSP21160的link port，以實現(xiàn)DSP的鏈路口加載。
加載程序采用C++語言編制，首先通過譯碼端口向鏈路口緩沖寫256X48位的引導碼，間隔大約50ms后加載剩余程序代碼。兩段程序發(fā)送有一段時間間隔是由于發(fā)送完引導碼后，引導碼在DSP內部執(zhí)行，進行初始化，初始化完畢后才可加載剩余的程序代碼，否則將導致加載失敗。另外，要注意向鏈路口緩沖寫數(shù)據(jù)不能太快，否則將有數(shù)據(jù)丟失，導致加載失敗。
ISA總線及其與link port的接口
ISA總線主要用于計算機對接口板的控制及相互之間的數(shù)據(jù)傳輸。由于link port只有８根數(shù)據(jù)線，所以，對于ISA，采用其基本的62根線，而不需要36根擴展插槽。本接口電路只使用地址線A0~A9，數(shù)據(jù)線D0~D7，及控制線AEN，WR，I/OCHRDY。其中地址線A0~A9實現(xiàn)地址譯碼；數(shù)據(jù)線D0~D7進行數(shù)據(jù)傳輸；控制線AEN參與譯碼以區(qū)分總線的CPU控制和DMA控制器控制，當AEN 為低電平時，由CPU控制總線，當AEN為高時，由DMA控制器控制總線； WR信號驅動I/O端口寫，將數(shù)據(jù)從計算機發(fā)送到ADSP21160 的鏈路口；I/OCHRDY用于計算機與ADSP21160的link port的握手。為了將數(shù)據(jù)從計算機發(fā)送到link port ，需將ADSP21160的link port 4譯碼成一個I/O端口。計算機有1024個I/O端口，其中留給外部設備的的端口為0X100~0X3FF，這其中大多數(shù)又為各種計算機常用外設所占用 ，實際用戶可用的地址為0X300~0X31F，本接口電路采用0X300作為ADSP21160的link port 的口地址。
ISA與link port的接口電路由Altera公司的可編程器件CPLD實現(xiàn)?？紤]到此接口電路的復雜程度，采用MAX7000S系列的EPM7064S 來實現(xiàn)。用CPLD實現(xiàn)接口電路具有以下特點：
?高性能；
?高集成度：多種組合及時序電路可在一片CPLD上完成；
?開發(fā)周期短：通過軟件編程即可完成各種組合電路及邏輯電路的設計，過去需要幾天才可完成的任務，現(xiàn)在幾個小時甚至幾十分鐘即可完成；
?可在線修改：通過下載線可方便的將 pof文件傳輸?shù)紺PLD而無需將其從板上取下來，極大的方便了設計；
?CPLD的輸入及輸出管腳可自由安排，有利于實現(xiàn)良好的PCB布線，特別適用于PCB 板上器件較多的情況。
ISA與link port 的接口電路
接口電路如圖1所示。由A0~A9及WR、AEN作為CPLD的輸入，CPLD實現(xiàn)譯碼及驅動，將link port 的I/O端口地址譯碼為0X300，CPLD的輸出CPLDLxCLK接到link port的LxCLK，CPLDLxCLK與ISA的WR反相；計算機ISA總線的D0~D7經CPLD緩沖隔離，接到link port的DATA0~DATA7；link port 的LxACK通過OC門接到ISA的I/OCHRDY。當計算機發(fā)出I/O寫時，在寫信號的下降沿時，計算機將數(shù)據(jù)發(fā)送到數(shù)據(jù)線，此時CPLDLxCLK為上升沿；在寫信號的上升沿，即CPLDLxCLK的下降沿，link port 將數(shù)據(jù)線上的數(shù)據(jù)鎖存。如果link port的LBUF 為滿，則將其LxACK驅動為低，ISA的I/OCHRDY接收到此信號后將使WR保持低電平，CPLDLxCLK保持高電平，數(shù)據(jù)一直保持在數(shù)據(jù)線上。直到link port 的LBUF不滿時，link port 驅動其LxACK為高，ISA的I/OCHRDY接收到此信號后將使WR由低變高，即CPLDLxCLK由高變低，在CPLDLxCLK下降沿數(shù)據(jù)線上的數(shù)據(jù)被link port鎖存到其數(shù)據(jù)緩沖器LBUF 。若無寫信號，則ISA的WR信號為高電平，此時CPLDLxCLK為低電平，則link port的LxCLK信號亦為低電平，link port 不會接收任何數(shù)據(jù)。
結語
以上接口電路運用于某雷達信號處理平臺的程序加載，運行良好。最初接口電路的驗證是通過使用該接口電路加載簡單測試程序完成的。因為該信號處理板上ADSP21160的FLAG1引腳外接LED(發(fā)光二極管)，當FLAG1置高，LED亮。測試程序的主要功能是置FLAG1為高。加載程序運行大約2秒后，LED亮，表示加載成功?！?BR>參考文獻
1 蘇濤,吳順君.高性能DSP與高速實時信號處理(第二版)
2 ADSP-21160 SHARC DSP Hardware Reference.1998
3 趙曙光,郭萬有.可編程邏輯器件原理、開發(fā)與應用
4 李伯成,候伯亨.微型機應用系統(tǒng)設計
評論