一研究生精密電源的設(shè)計及心得分享

　　所以，我就在輸入端加了TVS保護，串了一個肖特基和自恢復(fù)保險絲做了個簡單保護。

　　這個LDO輸入不能過5v5.所以，我就在輸入端做了個保護電路。

　　這里，電壓基準(zhǔn)輸出3.0v標(biāo)準(zhǔn)參考，另一路是實際電壓的分壓，當(dāng)輸入在5.5V以下，比較器輸出低電平，開關(guān)管導(dǎo)通，否則，比較器負(fù)端輸入高于正端，管子關(guān)短，從而保證了電路的安全。

　　以上就是所有這個設(shè)計的原理圖部分。PCB也畫好了，目前在加工中，先文章寫著，等待調(diào)試結(jié)果，如果性能好的，一定跟大家說，不過我有感覺應(yīng)該差不了。反正這個電源的難點在于精細(xì)和保護，不在效率。先上個PCB:

　　不好意思，抹掉的部分是我的名字……哈哈，就不透露了，大家也沒興趣知道。

　　我總結(jié)了這個設(shè)計，其實，如果像考慮信號鏈一樣的考慮到整個電源設(shè)計，也是需要分好多部分，考慮好多可能。對于電源，布局布線可能比原理圖關(guān)鍵。對于信號鏈來說，原理圖可能要經(jīng)過幾板性能較差的PCB的修改后才能滿足要求。但我感覺，電源設(shè)計的難點還是在DC/DC上。這個項目中大多也是芯片參考電路，就前段的保護電路是自己的?，F(xiàn)在等待調(diào)試結(jié)果，有結(jié)果了再給大家匯報匯報。大伙就這個設(shè)計多多給我提不足哈，這樣我下次就知道該怎么弄了。

　　前天板子到了，昨天焊接+調(diào)試，一版通過，不過遇到些問題和經(jīng)驗，總結(jié)如下：

　　1. 用于電壓比較的一顆電壓基準(zhǔn)芯片發(fā)現(xiàn)基準(zhǔn)不準(zhǔn)，會隨輸入電壓浮動，后來改成同封 裝的LDO,問題解決;

　　2.運放選型要看好，特別是工作在跟隨器狀態(tài)。我這里用的芯片是實驗室多的，所以就湊合了，結(jié)果自激。對比原理圖和芯片手冊的波特圖發(fā)現(xiàn)，我的負(fù)載電容過大(本來是想給后級濾波用，現(xiàn)在想想是多余了)，使得相位條件不滿足，芯片開始自激，去掉電容，問題解決;

　　3.這個問題很奇特，不解，各位知道的話不吝指點：

　　運放U6B作為比較器，當(dāng)負(fù)端斷開，而改變正端電壓時，負(fù)端竟然也會有電壓!而且也會隨著正端改變!(電壓值跟負(fù)端不同，差0.5v左右)，我想不通，就算負(fù)端接上3v3LDO,負(fù)端電壓也不是3v3,是3v7,并且也會隨著正端電壓變化而變化。后來我在正端下拉個電阻，問題解決。至今不知道為什么(電荷集聚?……)個人推測和運放的輸入端做法有關(guān)，可能換個運放就好了。