一種基于BF561的智能視頻監(jiān)控儀設(shè)計

　　傳統(tǒng)的監(jiān)控系統(tǒng)需要安保人員實時監(jiān)控畫面或事后回放視頻記錄進行人工分析，不但成本高，而且效率低。目前很多視頻監(jiān)控系統(tǒng)也只是做到了網(wǎng)絡(luò)化，而且由于受網(wǎng)絡(luò)帶寬的限制，造成數(shù)據(jù)的延遲或丟失，也給監(jiān)控系統(tǒng)帶來很大的風(fēng)險。針對以上問題，本文設(shè)計并實現(xiàn)了一種基于BF561的智能視頻監(jiān)控儀，可以與現(xiàn)有的監(jiān)控系統(tǒng)實現(xiàn)無縫連接，實現(xiàn)目標的自動監(jiān)控與跟蹤，有效地提高了監(jiān)控效率。

　　1系統(tǒng)硬件框架結(jié)構(gòu)

　　由于在實時視頻處理系統(tǒng)中，底層算法的數(shù)據(jù)量大，運算結(jié)構(gòu)相對比較簡單，對速度有很高的要求。而高層處理算法控制結(jié)構(gòu)復(fù)雜，數(shù)據(jù)量較底層算法少，故本文采用FPGA+DSP的結(jié)構(gòu), 其系統(tǒng)的硬件框架如圖1所示。本設(shè)計采用ADI公司的嵌入式多媒體處理器BF561(BlackFin561)作為算法處理和控制核心，采用 EP3C25F324C8對圖像進行預(yù)處理和圖像的背景提取等算法。BF561擁有2個600 MHz的DSP內(nèi)核,每個內(nèi)核提供兩套乘法器和ALU，有專門的視頻處理硬件單元和視頻處理指令,具有豐富的DMA通道和大容量高速的SRAM。 BF561采用MSA結(jié)構(gòu)，可作為RISC處理器使用，也可以作為DSP使用[1]。

　　1.1視頻采集和輸出模塊

　　本文采用解碼芯片SAA7111將攝像頭輸出的PAL制信號轉(zhuǎn)換為數(shù)字信號。SAA7111是飛利浦公司推出的9位視頻解碼器，提供6路模擬輸入和2個增強型的模數(shù)轉(zhuǎn)換器。通過配置SAA7111將PAL制式的模擬基帶信號轉(zhuǎn)化為ITU-R BT656的4:2:2格式的YUV信號，并將其送入FPGA中進行預(yù)處理。經(jīng)過預(yù)處理后的圖像數(shù)據(jù)再由FPGA重新打包成BT656格式的數(shù)據(jù)送入到 BF561的PPI口。具體連接圖如圖2所示。圖中，VPD[0..7]是數(shù)據(jù)輸出管腳與FPGA相連，時鐘同步信號BF561采用MDMA的方式將原始圖像信號存入SDRAM中，供視頻跟蹤算法使用。視頻輸出模塊采用飛利浦公司視頻編碼芯片SAA7105將輸出信號轉(zhuǎn)化為PAL制式的CVBS信號。標準的YUV數(shù)據(jù)從FPGA的引腳輸出，送到SAA7105的數(shù)據(jù)管腳上，場、水平和垂直同步信號分別接到FPGA的控制引腳上。SAA7105的參數(shù)配置都是通過FPGA產(chǎn)生I2C總線來實現(xiàn)的。

　　1.2 存儲模塊

　　BF561的片上存儲器分為兩個部分:每個內(nèi)核各使用100 KB的專用、高速L1存儲器和128 KB的大容量共享L2存儲器。本系統(tǒng)通過EBIU接口外擴了SDRAM和Flash兩種存儲器。選取2片MT48L32M16A2來構(gòu)成SDRAM存儲器，μClinux操作系統(tǒng)的映像、圖像處理數(shù)據(jù)和圖像處理中間結(jié)果可存儲在SDRAM中。系統(tǒng)擴展了64 MB的Flash,選用S29GL064M90T芯片存放操作系統(tǒng)的Bootloader和內(nèi)核程序。

　　1.3 外圍接口模塊

　　外圍接口模塊包括串口接口、以太網(wǎng)接口和部分通用接口等。本文主要用到串口接口和以太網(wǎng)接口。串口接口的功能是控制云臺運動，使運動目標隨時在視場范圍內(nèi)，本文選用MAX488芯片實現(xiàn)BF561內(nèi)的UART接口的電平轉(zhuǎn)換;網(wǎng)絡(luò)接口的功能是通過系統(tǒng)的嵌入式Web服務(wù)器，實現(xiàn)智能監(jiān)控儀的遠程配置、傳遞監(jiān)控參數(shù)等，采用DM9000即可滿足系統(tǒng)需要。

　　1.4 DSP雙核以及FPGA之間的通信

　　在本系統(tǒng)中，涉及到BF561兩個核之間的通信以及BF561與FPGA之間的通信。FPGA給DSP提供圖像數(shù)據(jù)和經(jīng)過背景提取之后的二值化圖像數(shù)據(jù)，DSP將繪制的波門數(shù)據(jù)傳輸?shù)紽PGA，F(xiàn)PGA將波門疊加到原始圖像后送給SAA7105H顯示。常見的雙核通信主要采用中斷、輪詢兩種通信方式[2]。中斷是利用2個核的中斷機制來實現(xiàn)FPGA與DSP之間的通信;輪詢是通過在雙核的共享寄存器里設(shè)置一些信號量，供雙核通信與訪問。考慮到本系統(tǒng)的應(yīng)用條件，本文采用輪詢的通信方式，將信號量定義存放在L2空間。DSP的異步存儲器的地址空間映射到FPGA,通過FPGA操作數(shù)據(jù)線和地址線，即可完成FPGA與DSP之間的數(shù)據(jù)交互。

　　2 軟件算法實現(xiàn)

　　在本設(shè)計中，A核運行μClinux操作系統(tǒng)，B核運行視頻監(jiān)控算法。μClinux操作系統(tǒng)主要實現(xiàn)以太網(wǎng)芯片DM9000的驅(qū)動、Flash的驅(qū)動、嵌入式Web服務(wù)器BOA的實現(xiàn)和B核的驅(qū)動程序。

　　2.1 算法

　　本文實現(xiàn)的智能視頻分析儀主要用在視頻監(jiān)控中，智能視頻監(jiān)控的核心內(nèi)容之一是對特定目標進行自動跟蹤。目標跟蹤分為運動目標檢測、行為識別和目標跟蹤3個主要步驟。

　　運動目標檢測是從圖像序列中將變化區(qū)域從背景圖像中提取出來，本文采用目前最常用的運動檢測算法即背景消除法。此部分算法主要在FPGA中實現(xiàn)，采用基于改進的自適應(yīng)混合高斯模型的背景建模方法[3]來得到背景圖像。為了節(jié)省存儲空間和提高運算速度，在背景建模時，將YUV信號轉(zhuǎn)化為圖像的灰度值。通過高斯建模得到背景圖像B及原始圖像A后,為了克服樹枝擾動、陽光反射等干擾，采用如下策略進行處理：

　　然后采用數(shù)學(xué)形態(tài)學(xué)的方法對二值化圖像C進行處理，得到運動目標的連通域，從而進一步得出運動目標的質(zhì)心、大小、位置等信息，建立目標鏈。

　　行為識別：遍歷目標鏈的每個目標，判斷連續(xù)各幀之間運動目標的質(zhì)心位移方向和距離，得出目標的運動軌跡。根據(jù)設(shè)置好的規(guī)則和運動軌跡，判斷目標是否滿足觸發(fā)報警的條件。

　　目標跟蹤：在許多監(jiān)控場景，要求攝像頭隨著運動目標移動，防止目標運動超出攝像頭的視場范圍內(nèi)，從而要求云臺隨著目標的運動而運動。在本設(shè)計中，這種情況下只能由多目標跟蹤轉(zhuǎn)為單目標跟蹤。目前用于圖像跟蹤的方法比較多，相關(guān)跟蹤是一種常用的、有效的和快速的目標跟蹤方法。本文采用改進的多模板匹配法對目標進行跟蹤，使用多子模板匹配[4]和二值化信息不斷修正模板的方法有效地解決了由于模板滑動帶來的模板更新問題;采用歸一化互相關(guān)系數(shù)度量模板的相似度;為了克服遮擋問題和提高跟蹤的準確性和實時性，采用Kalman濾波器估計目標的運動狀態(tài)[5]，有效地縮小了目標的搜索范圍。目標在單位時間內(nèi)(本文的間隔時間是3幀)其運動狀態(tài)變化較小，可以認為在單位時間間隔內(nèi)目標是做勻速運動的,可以建立卡爾曼濾波器模型。觀測向量為模板匹配運算后目標的位置，狀態(tài)向量為目標實際位置和當前的水平垂直速度，為了提高運算速度，分別對水平方向位置和垂直方向位置進行卡爾曼預(yù)測。