一款嵌入式數(shù)字存儲示波器設(shè)計(jì)方案
加入技術(shù)交流群
3.結(jié)束語
在本方案中，FPGA作為前端的電路邏輯控制的核心，并做前期的一些數(shù)據(jù)處理；而DSP做作為本設(shè)計(jì)中整個系統(tǒng)的核心，示波器的濾波、差值過程以及顯示和控制功能均在DSP芯片上完成，數(shù)字存儲示波器的實(shí)時反映速度得到提高。通過實(shí)際的測試和使用，該示波器已基本達(dá)到了初期的設(shè)計(jì)要求，各項(xiàng)性能也達(dá)到了預(yù)定指標(biāo)。采用了DSP與FPGA相互配合的方案，設(shè)計(jì)出一種嵌入式數(shù)字存儲示波器。在無操作系統(tǒng)的情況下，實(shí)現(xiàn)波形處理和顯示以及鍵盤控制，提高了CPU的運(yùn)行效率。
模擬信號相關(guān)文章:什么是模擬信號
c語言相關(guān)文章:c語言教程
模數(shù)轉(zhuǎn)換器相關(guān)文章:模數(shù)轉(zhuǎn)換器工作原理
評論