高性能信號處理通用平臺研究

2硬件設計

該信號處理模塊符合VME標準，采用6U雙高板結構，模塊內部硬件實現(xiàn)上可劃分為四級總線結構，分別是局部總線、全局總線、PCI總線以及VME總線。在局部總線上的資源有：SBRAM、SDRAM及雙向FIFO；全局總線上的資源有：PCI總線接口、SRAM、FLASH；PCI總線上的資源有：RaceWay接口、HOST PCI的橋、PCI VME的橋以及PCI DSP的橋；VME總線上的資源有：

VME總線接口。

2.1存儲系統(tǒng)設計

信號處理模塊的存儲器空間包括：局部總線空間和全局總線空間。局部總線空間由局部控制寄存器空間、SBSRAM空間、SDRAM空間、FIFO空間、內部程序存儲器空間、內部數(shù)據(jù)存儲器空間和內部外設空間構成。全局總線空間由全局FLASH空間、全局SRAM空間、全局總線控制寄存器空間和PCI接口空間構成。

EMIF是外部存儲器和TMS320C6701片內各功能單元的接口，DSP訪問片外存儲器時必須通過EMIF.

EMIF具有很強的接口能力，其數(shù)據(jù)總線寬度為32b，可尋址空間為4GB，可以與目前幾乎所有類型的存儲器直接接口，數(shù)據(jù)吞吐能力最高可達667MB/s.EMIF支持的器件類型包括：同步突發(fā)靜態(tài)RAM（SBSRAM）、同步動態(tài)RAM（SDRAM）、異步器件（包括異步SRAM、ROM和FLASH等），異步接口速度、時序可編程，可以配合不同的器件。

EMIF處理的外總線請求有四種來源：片內程序存儲器控制器發(fā)出的取指請求，片內數(shù)據(jù)存儲器控制器發(fā)出的數(shù)據(jù)存取請求，片內DMA控制器的請求，外部共享存儲器設備的控制器發(fā)出的請求。當同時有多個部分申請外總線時，由EMIF根據(jù)設置的優(yōu)先級進行仲裁，然后響應各個申請。一旦某個申請者根據(jù)優(yōu)先級獲得了處理權，這一處理權會一直保留到該申請者放棄請求或者是有更高優(yōu)先級的申請者提出申請，其間即便有新的申請出現(xiàn)，EMIF也不會受理。在新的申請開始得到處理之前，對于已經獲得處理權的前一個申請者，其尚未完成的操作部分可以優(yōu)先繼續(xù)完成。

2.2全局總線設計

模塊內全局總線可由4個DSP、PCI接口芯片中的任何一個來占用，全局總線仲裁電路的設計是該模塊設計中的一個要點?？紤]到PCI接口是整個系統(tǒng)信息交換最重要的通道，它的利用率的高低直接決定了系統(tǒng)的性能，所以將其優(yōu)先權定為高，將DSP的優(yōu)先權定為低。DSP之間的仲裁采用輪轉優(yōu)先級仲裁算法。

DSP通過異步接口空間訪問全局總線，由于TMS320C6701的異步接口空間僅能夠提供4MB的地址空間，為了克服芯片的這個限制，采用頁面的機制擴充異步接口空間，使該空間最大可訪問的空間達到2GB.把DSP的EMIF提供4MB的異步接口空間分為兩部分，低2MB（即A21=0）用于訪問全局資源，高2MB用于訪問每個DSP的局部資源。采用這種DSP異步接口空間的劃分方法簡化并加快了譯碼。當復位時每個DSP的頁面寄存器都被置為0×0000 0000，它會自動通過異步接口空間指向FLASH，實現(xiàn)自舉。當一個DSP獲得全局總線的訪問權后，由該DSP的頁面寄存器決定全局總線地址的高11位（GA31：GA21），全局總線地址的低位（GA20：GA2）直接由該DSP驅動，GA1和GA0由譯碼得到。

通過以下計算公式可以計算頁面值和頁內偏移量：

頁面值=（全局總線上的地址）

2.3調試接口

JTAG是基于IEEE 1149.1標準的一種邊界掃描測試方式。TI公司為C6000系列DSP提供了JTAG端口支持，結合配套的仿真軟件可以訪問DSP的所有資源，包括片內寄存器以及所有的存儲器，從而提供了一個實時的硬件仿真與調試環(huán)境，便于開發(fā)人員進行系統(tǒng)軟件調試。

該信號處理模塊提供兩種方式的JTAG調試。一種方式是使用TI的XDS510仿真器和JTAG仿真協(xié)議給信號處理模塊下載程序，在軟件開發(fā)和調試時控制程序的執(zhí)行。另一種方式是使用TI的代碼編譯開發(fā)環(huán)境和Pentek的SwiftNet通信協(xié)議給信號處理模塊下載程序和進行調試。這兩種方式可通過一個選擇器進行選擇使用。

該信號處理板上有4片DSP，需要進行多處理器仿真調試，將DSP的JTAG端口和JTAG仿真器或JTAG控制器間以菊花鏈方式互連。JTAG調試接口電路如圖2所示。