DVI接口應(yīng)用系統(tǒng)的具體實現(xiàn)

0引言

目前，模擬接口已成為臺式顯示器的標(biāo)準(zhǔn)，但是PFD顯示器的流行需要完全數(shù)字化的接口，這是因為對于平板顯示器來說，模擬接口是完全不必要的，而數(shù)字接口不必調(diào)整時鐘和相位，并且具有信號傳輸無損失的優(yōu)點。隨著數(shù)字平板顯示器的推廣，對數(shù)字圖形連接的需要就變得明朗了。由數(shù)字顯示工作組（DDWG）合作提出的DVI數(shù)字視頻接口標(biāo)準(zhǔn)就很好地解決了上述問題，而且還兼容了傳統(tǒng)的VGA接口、DVI接口，是目前極具發(fā)展前途的一種PC機(jī)視頻接口標(biāo)準(zhǔn)。

1 DVI接口體系

DVI主要基于TMDS （Transition MinimizedDifferential Signaling，轉(zhuǎn)換最小差分信號）技術(shù)來傳輸數(shù)字信號，TMDS運用先進(jìn)的編碼算法把8 bit數(shù)據(jù)（R、G、B中的每路基色信號）通過最小轉(zhuǎn)換編碼為10bit數(shù)據(jù)（包含行場同步信息、時鐘信息、數(shù)據(jù)DE、糾錯等），并在DC平衡后，采用差分信號傳輸數(shù)據(jù)。它比LVDS、TTL具有更好的電磁兼容性能，可用低成本專用電纜實現(xiàn)長距離、高質(zhì)量數(shù)字信號傳輸。TMDS技術(shù)的連接傳輸結(jié)構(gòu)如圖1所示。

DVI數(shù)字信號傳輸有單連接（Single Link）和雙連接（Dual Link）兩種方式。采用單連接時，僅用圖1所示的通道1、2、3傳輸，其傳輸速率可達(dá)4.9 Gbps，雙連接則可達(dá)9.9 Gbps.

2 DVI接口的應(yīng)用

DVI應(yīng)用系統(tǒng)的一般構(gòu)成框圖如圖2所示。其中DVI接口是圖形卡的DVI輸出；TFP401A作為TMDS信號的接收芯片，是整個接收系統(tǒng)的核心；AT2402是ATMEL公司的I2C串行總線存儲器，用來存儲EDID數(shù)據(jù)。

DVI接口的TMDS鏈路發(fā)送器一般由顯示控制芯片直接集成。具有DVI功能的顯示適配器均己集成到TDMS發(fā)送器，且性能一般可滿足DVI1.0規(guī)范；以ATI公司的顯示控制芯片為核心的顯卡，一般由板載Silicon Image公司的Si1164芯片負(fù)責(zé)TDMS信號發(fā)送。DVI接口的TDMS接收器以及信號解碼才是應(yīng)用中最重要的。本文介紹的是以TFP401A為核心的TDMS接收系統(tǒng)。

2.1 TFP401A接收器的功能結(jié)構(gòu)

TFP401A是TI公司PanelBus平板顯示產(chǎn)品系列中的一種TDMS信號接收芯片。它采用先進(jìn)的0.18μm EPIC-5TMCMOS處理工藝，使用1.8 V核心電壓和3.3V I/O電壓，具有低噪聲和低功耗特性，其PowerPADTM封裝技術(shù)可保證芯片工作的熱穩(wěn)定性。它以LCD桌面顯示器為主要應(yīng)用對象，也可以應(yīng)用于其它高速數(shù)字視頻應(yīng)用場合。

TFP401A的主要功能如下：

◇支持SXGA（1280 X 1024，80 Hz）像素，時鐘最高可到112 MHz；◇支持24位（224=16.7 M）真彩色（1pixel/clock或2pixel/clock）；◇內(nèi)有用激光精密工藝制造的終端阻抗匹配電阻；◇采用4倍過采樣技術(shù)；抖動抑制可以達(dá)到1 pixel/clock；◇具有行同步信號抖動抑制功能。

TFP401A的具體引腳信號可參見數(shù)據(jù)手冊，其內(nèi)部結(jié)構(gòu)與功能如圖3所示，其中輸入的RX（2～0）+-和RXC+-為來自主機(jī)的經(jīng)過串并轉(zhuǎn)換編碼的4路TMDS信號，而其輸出的信號主要有奇、偶象素信號（QE[0：23]、QO[0：23]），象素時鐘ODCK、象素有效DE、行/場同步（HSYN/VSYN）和同步檢測SCDT等。

TFP401A通過檢測DE信號的狀態(tài)變化來確定鏈路的激活狀態(tài)。當(dāng)106個像素時鐘過后，如果DE狀態(tài)未發(fā)生變化，則認(rèn)為鏈路未激活，此時系統(tǒng)輸出SCDT=0.在SCDT=0的情況下，如果發(fā)現(xiàn)在1024個像素時鐘內(nèi)，DE信號有兩次轉(zhuǎn)變，則認(rèn)為鏈路已激活，此時SCDT=1.器件的同步檢測指示信號端（SCDT）可以直接和其輸出驅(qū)動器電源控制端（PDO）相接，這樣就可讓芯片自動根據(jù)TMDS鏈路的激活情況來管理輸出驅(qū)動器的電源供給，TFP401A提供的PD端可用來控制整個芯片的電源供給該端是系統(tǒng)級電源管理控制端，設(shè)計時一般不推薦直接和芯片SCDT端相接。

2.2 TFP401A的輸出控制信號連接

TFP401A的輸出控制信號端CTL1、CTL2、CTL3、VSYNC、HSYNC、DE一般應(yīng)當(dāng)用施密特觸發(fā)器作為輸出驅(qū)動，以保證低電壓差分信號能夠很好的傳輸?shù)较乱患壠骷?。設(shè)計時可以采用SN74LV14A來完成此功能。輸出的地址的數(shù)據(jù)信號要有足夠強的驅(qū)動能力，這就需要在傳到信號處理電路之前加以驅(qū)動。木設(shè)計是通過緩沖驅(qū)動芯片74F244來增加驅(qū)動能力的。

2.3 TFP401A芯片的供電與退耦

基于TFP401A的系統(tǒng)主要分成模擬比較器、鎖相環(huán)回路（PLL）、數(shù)字電路和輸出信號驅(qū)動器四部分電路。其中PLL環(huán)路內(nèi)部的VCO（壓控振蕩器）對電源的波動最為敏感，又因它要為電路提供基準(zhǔn)時鐘，所以PLL對供電要求最高；其次是模擬比較器；數(shù)字電路對供電要求相對較低，但是耗電最大。在TI公司提供的TFP401A應(yīng)用指南中，電源采用統(tǒng)一供電，4路電源采用4個電感進(jìn)行隔離，但這會使電路的體積和重量變大，而且電感的存在也會對模擬電路造成干擾。因此，在不需要嚴(yán)格控制成本的情況下，推薦采用如圖4所示的供電方法，即用2塊TPS7333Q分別為模擬和數(shù)字電路供電。TPS7333Q為低壓差線性穩(wěn)壓電路，具有較高的電源噪聲抑制能力，可為芯片提供3.3 V供電電壓。AVDD、PVDD分別為模擬回路的比較器電源和PLL電源；OVDD、DVDD分別為數(shù)字回路的輸出驅(qū)動電源和數(shù)字供電電源。通過對模擬和數(shù)字分開供電，并對供電要求較高的電路再串一級較小的電感來進(jìn)一步平滑電源波紋，可大大降低電路體積并提高供電質(zhì)量。