ARM存儲(chǔ)器之：存儲(chǔ)保護(hù)單元MPU
加入技術(shù)交流群
（3）c3中的MPU相關(guān)位
c3的編碼格式如圖15.20所示。
圖15.20協(xié)處理器寄存器c3編碼格式
寄存器位0～7分別對(duì)應(yīng)域0～7的寫緩存屬性。位8～31應(yīng)該設(shè)置成0。
當(dāng)用指令MCR/MRC對(duì)c3進(jìn)行讀寫時(shí)，第二個(gè)操作數(shù)opcode2>將被忽略，在指令要設(shè)置成0。
當(dāng)配置數(shù)據(jù)域時(shí)，域的Cache位和寫緩存區(qū)位一起決定域的訪問(wèn)策略。寫緩存位有兩個(gè)用途：使能/禁止域的寫緩存和設(shè)置域的Cache寫策略。域的Cache位控制寫緩存位的作用。具體位分配見(jiàn)表15.16。
表15.16 Cache位和寫緩存位的分配策略
Cache位 | 寫緩存區(qū)位 | 域?qū)傩?/p> |
C=0 | B=0 | 禁止Cache、禁止寫緩存 |
C=0 | B=1 | 禁止Cache、使能寫緩存 |
C=1 | B=0 | 使能Cache，域使用回寫策略 |
C=10 | B=1 | 使能Cache，域使用直寫策略 |
（4）訪問(wèn)權(quán)限寄存器c5
協(xié)處理器CP15的寄存器c5設(shè)置內(nèi)存域的訪問(wèn)權(quán)限。
寄存器c5的編碼格式如圖15.21所示。
圖15.21寄存器c5的編碼格式
讀寄存器c3的bits[15:0]存放域的AP（accesspermission，訪問(wèn)權(quán)限），其中bits[2n+1：2n]對(duì)于域n的訪問(wèn)權(quán)限。AP編碼與訪問(wèn)權(quán)限的對(duì)應(yīng)關(guān)系如表15.17所示。
表15.17 AP編碼與訪問(wèn)權(quán)限的對(duì)應(yīng)關(guān)系
AP編碼 | 管理者 | 用戶 |
00 | 不可訪問(wèn) | 不可訪問(wèn) |
01 | 讀/寫 | 不可訪問(wèn) |
10 | 讀/寫 | 只讀 |
11 | 讀/寫 | 讀/寫 |
對(duì)于Arm940T、Arm940T兩個(gè)內(nèi)核版本來(lái)說(shuō)，使用MRC和MCR指令對(duì)其進(jìn)行讀寫時(shí)，第二個(gè)協(xié)處理器寄存器CRm>將被忽略，指令中以c0的形式出現(xiàn)。對(duì)于指令數(shù)據(jù)統(tǒng)一的域，第二操作數(shù)opcode2>要設(shè)成0，而對(duì)于數(shù)據(jù)和指令分離的系統(tǒng)，如果opcode2=0，說(shuō)明操作對(duì)數(shù)據(jù)域有效，如果opcode=1，說(shuō)明操作對(duì)指令域有效。
| 注意 | 對(duì)于Arm946E－S和Arm1026EJ－S兩個(gè)內(nèi)核版本，它們的訪問(wèn)權(quán)限機(jī)制更復(fù)雜，采用的是擴(kuò)展AP，擴(kuò)展組AP位域編碼支持兩個(gè)增強(qiáng)的權(quán)限域，對(duì)其進(jìn)行操作的MRC和MCR指令形式更復(fù)雜，有關(guān)更詳細(xì)的內(nèi)容，請(qǐng)參加Arm公司的用戶手冊(cè)。 |
（5）域大小控制寄存器c6
Arm系統(tǒng)中通過(guò)寫協(xié)處理器c6來(lái)定義域的大小，通過(guò)MCR指令中第二個(gè)操作寄存器賦不同的值來(lái)指示是對(duì)哪個(gè)具體域進(jìn)行操作。第二個(gè)操作寄存器取值為c0～c7，分別對(duì)應(yīng)域0～域7。
每個(gè)域的起始地址必須對(duì)齊到其大小的整數(shù)倍。比如，一個(gè)域的大小位64KB，其起始地址可以是0x10000的整數(shù)倍的任何數(shù)。域的大小可以是4KB～4GB的2的任意乘冪。
寄存器c6的編碼格式如圖15.22所示。
圖15.22域大小控制寄存器c6編碼格式
存儲(chǔ)器相關(guān)文章:存儲(chǔ)器原理
評(píng)論