協(xié)處理器及其他指令之：協(xié)處理器指令
加入技術(shù)交流群
9.1.5協(xié)處理器寄存器到ARM寄存器的數(shù)據(jù)傳送指令MRC
1．指令編碼格式
協(xié)處理器寄存器到ARM寄存器的數(shù)據(jù)傳送指令MRC（MovetoARMregisterfromCoprocessor）將協(xié)處理器cp_num的寄存器的值傳送到ARM寄存器中。如果沒有協(xié)處理器執(zhí)行指定操作，將產(chǎn)生未定義指令異常。
指令的編碼格式如圖9.5所示。
圖9.5MRC指令編碼格式
2．指令的語法格式
MRC{cond>}coproc>，opcode_1>，Rd>，CRn>，CRm>{，opcode_2>}
MRC2coproc>，opcode_1>，Rd>，CRn>，CRm>{，opcode_2>}
①cond>
為指令編碼中的條件域。它指示指令在什么條件下執(zhí)行。當(dāng)cond>忽略時(shí)，指令為無條件執(zhí)行（cond=AL（Alway））。
②MRC2
MRC2指令的一種特殊格式。這種格式中指定編碼的條件域cond>為ob1111。這種設(shè)計(jì)為協(xié)處理器的設(shè)計(jì)者提供了一個(gè)靈活的擴(kuò)展空間。此指令只能無條件執(zhí)行。
③coproc>
指定協(xié)處理器的編號，標(biāo)準(zhǔn)的協(xié)處理器的名字為p0、p1、…、p15。
④opcode_1>
指定協(xié)處理器執(zhí)行的操作碼，確定哪一個(gè)協(xié)處理器指令將被執(zhí)行。
⑤Rd>
確定哪一個(gè)ARM寄存器接受協(xié)處理器傳送的數(shù)值。如果程序計(jì)數(shù)器PC被用作目的寄存器，指令的執(zhí)行結(jié)果不可預(yù)知。
⑥CRn>
確定包含第一個(gè)操作數(shù)的協(xié)處理器寄存器。
⑦CRm>
確定包含第二個(gè)操作數(shù)的協(xié)處理器寄存器。
⑧opcode_2>
指定協(xié)處理器執(zhí)行的操作碼，確定哪一個(gè)協(xié)處理器指令將被執(zhí)行。通常與opcode_1>配合使用。
3．指令操作的偽代碼
指令操作的偽代碼如下面程序段所示。
IfConditionPassed{cond}then
Data=valuefromcoprocessor[cp_num]
IfRdisR15then
Nflag=data[31]
Zflag=data[30]
Cflag=data[29]
Vflag=data[28]
Else/*Rd≠R15*/
Rd=data
4．指令舉例
協(xié)處理器源寄存器為c0和c2，目的寄存器為ARM寄存器r4，第一操作數(shù)opcode_1=5，第二操作數(shù)opcode_2=3。
MRCp15，5，r4，c0，c2，3
5．指令的使用
·如果目的寄存器為程序計(jì)數(shù)器r15，則程序狀態(tài)字條件標(biāo)準(zhǔn)位根據(jù)傳送數(shù)據(jù)的前4bit確定，后28bit被忽略。
·指令的編碼格式中，bits[31∶24]、bit[20]、bits[15∶8]和bit[4]為ARM體系結(jié)構(gòu)定義。其他域由各生產(chǎn)商定義。
·硬件協(xié)處理器支持與否完全由生產(chǎn)商定義，某款A(yù)RM芯片中，是否支持協(xié)處理器或支持哪個(gè)協(xié)處理器與ARM版本無關(guān)。生產(chǎn)商可以選擇實(shí)現(xiàn)部分協(xié)處理器指令或者完全不支持協(xié)處理器。
·如果協(xié)處理器必須完成一些內(nèi)部工作來準(zhǔn)備一個(gè)32位數(shù)據(jù)向ARM傳送（例如，浮點(diǎn)FIX操作必須將浮點(diǎn)值轉(zhuǎn)換為等效的定點(diǎn)值），那么這些工作必須在協(xié)處理器提交傳送前進(jìn)行。因此，在準(zhǔn)備數(shù)據(jù)時(shí)經(jīng)常需要協(xié)處理器握手信號處于“忙－等待”狀態(tài)。ARM可以在忙－等待時(shí)間內(nèi)產(chǎn)生中斷。如果它確實(shí)得以中斷，那么它將暫停握手以服務(wù)中斷。當(dāng)它從中斷服務(wù)程序返回時(shí)，將可能重試協(xié)處理器指令，但也可能不重試。例如，中斷可能導(dǎo)致任務(wù)切換。無論哪種情況，協(xié)處理器必須給出一致結(jié)果，因此，在握手提交階段之前的準(zhǔn)備工作不允許改變處理器的可見狀態(tài)。
評論