<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 基于DSP的車載GPS/DR組合導(dǎo)航系統(tǒng)硬件設(shè)計方案

          基于DSP的車載GPS/DR組合導(dǎo)航系統(tǒng)硬件設(shè)計方案

          作者: 時間:2012-07-20 來源:網(wǎng)絡(luò) 收藏

          本文引用地址:http://www.ex-cimer.com/article/257345.htm

          3 中心處理單元的硬件設(shè)計

          中心處理單元的硬件部分主要由電源模塊、數(shù)據(jù)通信模塊、FPGA部分、部分等組成。

          3.1 系統(tǒng)電源模塊

          整個系統(tǒng)需要使用1.8V、2.5V、3.3V和5V四種電壓。其中需要1.8V和3.3V作為核心供電和I/O供電;FPGA需要2.5V和3.3V電壓供電;需要5V電壓供電,因此整個系統(tǒng)采用5V電壓供電。然后通過兩片TI公司的TPS73HD3XX系列芯片進(jìn)行電壓轉(zhuǎn)換,可以分別獲得所需電壓。TPS73HD3XX系列芯片為雙路電壓輸出轉(zhuǎn)換芯片,具有非常低的靜態(tài)電流,即使對于變化負(fù)載,靜態(tài)電流在實(shí)際中仍能夠保持不變。

          3.2 數(shù)據(jù)通信模塊

          TL16C554擴(kuò)展的數(shù)據(jù)通信模塊的硬件結(jié)構(gòu)圖如圖3所示.


          圖3 數(shù)據(jù)通信模塊原理框圖

          TL16C554的地址線 A2~A0、數(shù)據(jù)線 D7~D0 分別和 的地址總線 A2~A0、外部數(shù)據(jù)線 D7~D0直接相連,而片選信號CSA CSD 、讀寫信號IOR / IOW 以及中斷信號INTAINTD 則接入 FPGA 并由 FPGA處理。電路中使用FPGA一方面可以對 UART 的地址靈活配置,另一方面也可以靈活生成 UART 的選通和讀寫信號,從而增強(qiáng)系統(tǒng)的靈活性,方便系統(tǒng)調(diào)試。

          3.3 FPGA部分

          傳統(tǒng)的系統(tǒng)設(shè)計大部分是以 DSP 為主機(jī)負(fù)責(zé)數(shù)據(jù)處理、以單片機(jī)為從機(jī)負(fù)責(zé)數(shù)據(jù)采集的多機(jī)并行系統(tǒng),但從機(jī)單片微控制器的速度限制制約著整個采集處理系統(tǒng)的速度。針對這種情況,將傳統(tǒng)的多機(jī)結(jié)構(gòu)改為宿主式單機(jī)結(jié)構(gòu):系統(tǒng)仍然以 DSP 作數(shù)據(jù)處理主機(jī),用多種計數(shù)器、邏輯電路、時鐘電路組成的純硬件子系統(tǒng)來代替過去的從機(jī)系統(tǒng)[4]。但若采用傳統(tǒng)的方法,即用標(biāo)準(zhǔn)的數(shù)字電路芯片擴(kuò)展實(shí)現(xiàn)此子系統(tǒng),必然需要多片電路芯片,這不僅使系統(tǒng)結(jié)構(gòu)復(fù)雜,連線增多,還使可靠性隨之降低。因此,系統(tǒng)采用了現(xiàn)場可編程門陣列器件FPGA來設(shè)計該子系統(tǒng)。用FPGA設(shè)計本系統(tǒng)最大的優(yōu)點(diǎn)是節(jié)省了PCB板子面積,并且滿足低成本的要求。并且在系統(tǒng)設(shè)計完成后,如果想升級、改進(jìn)系統(tǒng),不必更改任何硬件電路,只需要將FPGA內(nèi)部邏輯重新編程即可。

          FPGA掉電后配置信息不能夠保存,再次上電時需要對其重新進(jìn)行配置,因此需要使用片外存儲器保存配置信息。本設(shè)計中選擇ALTERA公司的epc2作為配置芯片。epc2是一種可以多次擦寫的具有可編程FLASH的存儲器,專門用于ALTERA公司的FPGA的配置。同時,系統(tǒng)板上的JTAG口,可以實(shí)現(xiàn)對epc2進(jìn)行編程和對FPGA的在線配置。通過撥碼開關(guān)實(shí)現(xiàn)對FPGA的在線配置和對epc2的編程的切換,具體硬件連接如圖4所示。


          圖4 FPGA配置連線方法

          3.4 DSP部分

          DSP需要系統(tǒng)算法程序存儲器,采用FLASH存儲器進(jìn)行存儲,本系統(tǒng)選用四片256k×16b CY7C1041擴(kuò)展了兩個256k×32b的RAM,為復(fù)雜組合算法提供了存儲空間;選用了兩片16位SST39VF400 FLASH芯片作為系統(tǒng)的程序存儲器。采用FLASH存儲器克服了傳統(tǒng)EPROM體積大的缺點(diǎn),同時有利于減小電路板的面積。通過DSP仿真器,按照FLASH的燒寫算法可以將程序?qū)懭氲紽LASH中,完成DSP算法的存儲。系統(tǒng)上電時通過自舉方式,可以快速加載程序。這樣做可以降低系統(tǒng)的成本、體積和功耗。

          在DSP之前增加一個FIFO,等待數(shù)據(jù)滿足要求后由DSP一起讀取,由此解決IMU輸出數(shù)據(jù)量大造成CPU響應(yīng)頻繁的問題。優(yōu)化了系統(tǒng)的效率。IMU數(shù)據(jù)中各數(shù)據(jù)都由高字節(jié)和低字節(jié)兩部分組成,通過串口接收數(shù)據(jù)后,可以合并為16位的形式。16C554芯片具有16字節(jié)的FIFO緩存器,滿足系統(tǒng)的要求。利用FIFO的半滿信號作為通知DSP接收數(shù)據(jù)的中斷信號,通知DSP進(jìn)行讀取。根據(jù)DSP進(jìn)行數(shù)據(jù)讀寫的開銷時間以及所進(jìn)行的運(yùn)算量,并考慮實(shí)際接收數(shù)據(jù)的大小和傳輸波特率,計算出DSP對一包數(shù)據(jù)進(jìn)行所花費(fèi)的時間以及FIFO中寫入一包數(shù)據(jù)花費(fèi)時間,從而使系統(tǒng)能夠順利完成解算任務(wù)。

          4 結(jié)束語

          /DR車輛組合定位系統(tǒng)與DR系統(tǒng)相結(jié)合,提高了系統(tǒng)的有效性、完整性和精度。利用DR航跡推算系統(tǒng)能保證衛(wèi)星信號丟失時車輛位置信息輸出。系統(tǒng)具有全方位、全天候、無遮擋、高精度的特點(diǎn),具有良好的應(yīng)用前景。此組合具有強(qiáng)大數(shù)據(jù)處理能力,同時具有體積小、低成本、高可靠性、實(shí)時性好等優(yōu)點(diǎn)。該設(shè)計充分發(fā)揮了DSP強(qiáng)大的數(shù)據(jù)處理能力,利用了FPGA的高集成度編程仿真方便、速度快等優(yōu)點(diǎn),而且使得系統(tǒng)在今后具有很大的改進(jìn)余地,可以實(shí)現(xiàn)用同樣的硬件實(shí)現(xiàn)不同的功能。


          上一頁 1 2 下一頁

          關(guān)鍵詞: 導(dǎo)航系統(tǒng) DSP GPS

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();