基于ADSP-TS101S的超分辨測(cè)向算法硬件設(shè)計(jì)

3.2 電源與復(fù)位電路

ADSP-TS101S采用三電源供電，其中模擬1.2V為內(nèi)部鎖相環(huán)和倍頻電路供電；數(shù)字1.2V為DSP內(nèi)核供電；數(shù)字3.3V為I／O供電。內(nèi)核最大電流為1.277A，I／O平均電流為0.137A。

ADSP-TS101S要求內(nèi)核電源1.2V和I／O電源3.3V同時(shí)上電。若不能嚴(yán)格同步，應(yīng)保證內(nèi)核比I／O先上電。本系統(tǒng)在數(shù)字3.3V輸入端并聯(lián)了一個(gè)十幾微法大電容，而在數(shù)字1.2V輸入端只并聯(lián)了一個(gè)零點(diǎn)幾微法小電容，從而保證了3.3V充電時(shí)間大于1.2V充電時(shí)間，解決了電源供電先后的問(wèn)題。

ADSP-TS101S要求復(fù)位信號(hào)的特殊波形，否則不能保證100％正確復(fù)位，設(shè)計(jì)時(shí)應(yīng)充分引起重視。上電復(fù)位波形要求如圖2所示。圖2中低電平時(shí)間tPULSE1_HI在上電穩(wěn)定后必須大于2ms；高脈沖時(shí)間tPULSE1_HI必須大于50個(gè)系統(tǒng)時(shí)鐘周期，小于100個(gè)系統(tǒng)時(shí)鐘周期；低脈沖時(shí)間tPULSE2_LO必須大于100個(gè)系統(tǒng)時(shí)鐘周期。

3.3 鏈路口加載

ADSP-TS101S可以通過(guò)鏈路口加載方式實(shí)現(xiàn)單片EPROM加載多片ADSP-TS101S，從而降低系統(tǒng)的復(fù)雜度。第一片DSP采用EPROM(Flash)加載方式實(shí)現(xiàn)自身加載，其余處理器通過(guò)鏈路口實(shí)現(xiàn)加載。在通過(guò)鏈路口松耦合方式連接的多處理器系統(tǒng)中，實(shí)現(xiàn)整個(gè)系統(tǒng)的程序加載也是非常關(guān)鍵的一步。具體的軟件設(shè)計(jì)可參考相關(guān)資料。

鏈路口加載完成之后，還可以進(jìn)行數(shù)據(jù)傳輸工作，不會(huì)有任何沖突問(wèn)題。通過(guò)鏈路口的復(fù)用方式可以更有效地利用鏈路口資源。值得注意的是，采用鏈路口松耦合方式連接的多處理器系統(tǒng)中，所有處理器的ID號(hào)都設(shè)置為0。

3.4 鏈路口通信

由系統(tǒng)硬件設(shè)計(jì)可以看出，正確充分地應(yīng)用鏈路口傳輸是本系統(tǒng)的關(guān)鍵。ADSP-TS101S片上有四個(gè)鏈路口，每個(gè)鏈路口均有8位數(shù)據(jù)總線進(jìn)行通信，有三個(gè)控制引腳控制通信的時(shí)鐘、數(shù)據(jù)傳輸方向和確認(rèn)應(yīng)答信號(hào)，可支持多片ADSP-TS101S處理器間點(diǎn)對(duì)點(diǎn)的雙向數(shù)據(jù)傳輸。四個(gè)鏈路口數(shù)據(jù)吞吐率最高可達(dá)1.2GBps，而且其傳輸速率在軟件上也可以控制。數(shù)據(jù)傳輸時(shí)，鏈路口可以直接由處理器核控制，也可以由DMA控制器控制。每個(gè)鏈路口都有專門的DMA發(fā)送通道和DMA接收通道，DMA可以將傳輸?shù)臄?shù)據(jù)自動(dòng)打包成四個(gè)組，方便使用。全0全1的突變是數(shù)據(jù)傳輸最惡劣的情況，對(duì)傳輸效果影響極大，所以應(yīng)當(dāng)盡量想辦法避免。

當(dāng)鏈路口布線比較長(zhǎng)，特別是跨板連接時(shí)，傳輸線的阻抗將影響信號(hào)的延遲或者會(huì)產(chǎn)生振蕩。此時(shí)應(yīng)該在鏈路口上加上緩沖區(qū)，增強(qiáng)信號(hào)的傳輸驅(qū)動(dòng)能力并進(jìn)行阻抗匹配，而且鏈路口時(shí)鐘輸入控制線上應(yīng)該加50pF。左右的電容進(jìn)行濾波，保證接收端鏈路口輸入時(shí)鐘免受窄脈沖干擾的影響。

4 DSP芯片應(yīng)用情況比較

現(xiàn)代信號(hào)處理系統(tǒng)中常用的DSP有TI公司的C62x、C64x、C67x，ADI公司的ADSP-21160、ADSP-TS101S、ADSP-TS201S。其中C62x和C64x是定點(diǎn)DSP，其他四種DSP都支持浮點(diǎn)運(yùn)算。本系統(tǒng)中要求進(jìn)行浮點(diǎn)運(yùn)算，而用定點(diǎn)DSP C62x和C64x進(jìn)行浮點(diǎn)運(yùn)算，速度顯然達(dá)不到實(shí)時(shí)性要求。C67x、ADSP-21160、ADSP-TS101S、ADSP-TS201S這兒種浮點(diǎn)DSP，性能各不相同。C67x主頻只有167MHz，片內(nèi)只有1Mbit的內(nèi)存。ADSP-21160內(nèi)核時(shí)鐘只有100MHz。ADSP-TS101S、ADSP-TS201S都有很高的浮點(diǎn)運(yùn)算能力。ADSP-TS101S是一款性價(jià)比很高的浮點(diǎn)DSP，而且應(yīng)用非常方便。ADSP-TS201S的片上內(nèi)存、內(nèi)核時(shí)鐘和浮點(diǎn)運(yùn)算能力都比ADSP-TS101S更有優(yōu)勢(shì)。各DSP芯片性能比較見(jiàn)表1。

相同的方案下可選用不同的DSP芯片實(shí)現(xiàn)本系統(tǒng)中的超分辨測(cè)向，其實(shí)際應(yīng)用情況如表2(程序都未曾進(jìn)行優(yōu)化)。從表2可以看出，由于制作工藝和電源時(shí)鐘不理想，各DSP并不能工作在最高核速率。ADI公司的兩款DSP采用匯編語(yǔ)言編程，執(zhí)行同一任務(wù)所用的匯編指令比C語(yǔ)言編譯產(chǎn)生的匯編指令少，因此相同的核速率下，用匯編語(yǔ)苦編程的DSP計(jì)算速度快。其中兩個(gè)定點(diǎn)DSP C62x和C64x運(yùn)算速度很慢。綜合這些結(jié)果可知，ADSP-TS101S多處理器系統(tǒng)住實(shí)用方面有明顯的優(yōu)勢(shì)。

因DSP-TS201S價(jià)格相對(duì)昂貴，而且進(jìn)行高速信號(hào)處理對(duì)制板的要求極高，一般的Protel軟件畫的PCB電路板達(dá)不到要求，加上電源和時(shí)鐘的因素，影響信號(hào)的質(zhì)量，使DSP無(wú)法有效工作在最高頻率而實(shí)現(xiàn)更快速的運(yùn)算，不能發(fā)揮其優(yōu)勢(shì)，故未進(jìn)行ADSP-TS201S的實(shí)驗(yàn)。如果條件成熟后，則可以采用這些更高性能的DSP實(shí)現(xiàn)超分辨測(cè)向。

MUSIC算法的譜峰搜索占用了運(yùn)算的絕大部分時(shí)間。以本系統(tǒng)為例，計(jì)算數(shù)據(jù)協(xié)方差矩陣和其特征值以及特征向量只需要3ms，而其余一百多毫秒時(shí)間全都花在譜峰搜索上。

本文研究了基于ADSP-TS101S多處理器系統(tǒng)的空間譜估計(jì)超分辨測(cè)向系統(tǒng)的硬件實(shí)現(xiàn)，同時(shí)結(jié)合實(shí)例說(shuō)明了其有效性和實(shí)用性。工程實(shí)踐表明基于ADSP-TS101S的多處理器系統(tǒng)能夠完成雷達(dá)信號(hào)的超分辨測(cè)向，實(shí)現(xiàn)近實(shí)時(shí)處理。目前該系統(tǒng)工作穩(wěn)定，達(dá)到預(yù)期效果。