<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 可重構(gòu)的多DSP圖像并行處理系統(tǒng)

          可重構(gòu)的多DSP圖像并行處理系統(tǒng)

          作者: 時(shí)間:2012-06-08 來源:網(wǎng)絡(luò) 收藏

          本文引用地址:http://www.ex-cimer.com/article/257448.htm

          2 可重構(gòu)數(shù)字圖像系統(tǒng)

          2.1 可重構(gòu)處理系統(tǒng)的組成

          可重構(gòu)計(jì)算是指基于可改變(可動(dòng)態(tài)改變)的硬件,以硬件適應(yīng)算法(即可重構(gòu)特性)、硬件定制和硬件并行的方式實(shí)現(xiàn)計(jì)算??芍貥?gòu)處理系統(tǒng)結(jié)合了可重構(gòu)硬件處理單元和軟件可編程處理器,系統(tǒng)允許對(duì)可重構(gòu)處理單元進(jìn)行配置以滿足不同應(yīng)用的具體計(jì)算要求。

          如圖5所示,可重構(gòu)處理系統(tǒng)的組成基本相同,即通用處理器(陣列)、可重構(gòu)資源(陣列)、存儲(chǔ)器(陣列)、公用存儲(chǔ)器、系統(tǒng)接口等。面向的可重構(gòu)系統(tǒng)在器件選用上通用處理器可采用適合的高性能陣列。

          2.2 可重構(gòu)數(shù)字圖像系統(tǒng)的優(yōu)點(diǎn)

          可重構(gòu)數(shù)字圖像系統(tǒng)有以下優(yōu)點(diǎn):

          ①FPGA內(nèi)部的邏輯功能可以在系統(tǒng)運(yùn)行過程中動(dòng)態(tài)重載,使系統(tǒng)可以實(shí)現(xiàn)多之間拓?fù)涞撵`活改變以適應(yīng)各種并行算法的需求,使算法執(zhí)行效率達(dá)到最高。靜態(tài)重構(gòu)和動(dòng)態(tài)重構(gòu)使系統(tǒng)相比傳統(tǒng)固定系統(tǒng)具有很強(qiáng)的通用性和適應(yīng)性。

          ②系統(tǒng)的“多+FPGA”結(jié)構(gòu)能將系統(tǒng)任務(wù)劃分成適合FPGA處理的低層信號(hào)處理和圖像預(yù)處理部分及適合DSP處理的算法,便于發(fā)揮兩者的優(yōu)勢(shì);且 FPGA可通過軟件適應(yīng)不同時(shí)序格式的數(shù)字圖像,使得系統(tǒng)具有很高的性能和靈活性。

          3 系統(tǒng)設(shè)計(jì)實(shí)例

          3.1 系統(tǒng)硬件結(jié)構(gòu)

          基于TI公司C6000系列DSP和Xilinx公司Spartan一3系列FPGA,構(gòu)建基于圖像的點(diǎn)源目標(biāo)識(shí)別系統(tǒng),對(duì)在線可重構(gòu)數(shù)字圖像并行處理系統(tǒng)的可實(shí)現(xiàn)性和性能進(jìn)行驗(yàn)證。

          硬件結(jié)構(gòu)如圖6所示。圖像輸入FPGA—P,各DSP分別外擴(kuò)一片雙口RAM,且將總線EMIFA接到FPGA—P。FPGA—P可用來完成圖像時(shí)序處理、圖像數(shù)據(jù)的轉(zhuǎn)換、圖像濾波等預(yù)處理工作,且可以靈活地將處理后的圖像數(shù)據(jù)保存到大容量公用數(shù)據(jù)存儲(chǔ)器SRAM中,并將各DSP訪問的仲裁邏輯或分配保存到各DSP外擴(kuò)的雙口RAM中。這種結(jié)構(gòu)使系統(tǒng)可以輕松地適應(yīng)多路圖像輸入。


          DSP陣列可以并行完成各種算法。FPGA-C建立起DSP間的通信鏈路且暫存各DSP的處理結(jié)果。構(gòu)建通信鏈路的方法有:用FPGA—C在兩 DSP之間構(gòu)造FIF0或小容量雙口RAM,構(gòu)建EMIF—HPI通路等。DSP-M可以根據(jù)算法需求通過McBSP在線配置FPGA—C,F(xiàn)PGA—C 的配置文件存放在DSP—M外擴(kuò)的Flash中,這樣就實(shí)現(xiàn)了DSP對(duì)FPGA的在線可重構(gòu)。同時(shí),DSP-M擴(kuò)展了USB、PCI、McBSP等多種接口用來輸出圖像處理結(jié)果。

          3.2 實(shí)驗(yàn)及結(jié)果分析

          系統(tǒng)用于實(shí)現(xiàn)4路分辨率為256×256、幀頻為50 Hz的8位圖像(如圖7所示)的移動(dòng)點(diǎn)源目標(biāo)識(shí)別。

          處理過程包括圖像時(shí)序采集、轉(zhuǎn)換,圖像濾波,去除噪聲,姿態(tài)融合和目標(biāo)識(shí)別等環(huán)節(jié)。圖像分配和算法執(zhí)行所需平均時(shí)間僅為9.5 ms。

          若用共享總線系統(tǒng)來實(shí)現(xiàn),則多路圖像數(shù)據(jù)的存儲(chǔ)和分配以及處理器之間的通信將消耗大量時(shí)間,大大降低系統(tǒng)效率。若用分布式并行系統(tǒng)來實(shí)現(xiàn),則姿態(tài)和多路圖像的綜合處理會(huì)給某一個(gè)處理器帶來很大的通信量和運(yùn)算量。將實(shí)驗(yàn)中的圖像處理任務(wù)在同等規(guī)模的3種系統(tǒng)上分別實(shí)現(xiàn),執(zhí)行時(shí)間如圖8所示。


          如圖9所示,這些不同形式的計(jì)算系統(tǒng)是性能和通用性的不同折衷??芍貥?gòu)算系統(tǒng)代表了介于ASIC和通用處理器之間的計(jì)算途徑,在通用性和性能上都優(yōu)于傳統(tǒng)的硬件系統(tǒng)。圖像處理中數(shù)據(jù)量大、算法復(fù)雜,與其他計(jì)算技術(shù)相比,可重構(gòu)計(jì)算能充分發(fā)揮出效率優(yōu)勢(shì)??芍貥?gòu)系統(tǒng)具有很多優(yōu)點(diǎn),但重構(gòu)延遲和軟硬件劃分問題是應(yīng)用中需要重點(diǎn)考慮的問題。


          結(jié)語

          傳統(tǒng)固定結(jié)構(gòu)并行圖像處理系統(tǒng)不能適應(yīng)多種圖像處理并行算法。而可重構(gòu)數(shù)字圖像并行處理系統(tǒng)數(shù)據(jù)流和結(jié)構(gòu)組織靈活,適于模塊化設(shè)計(jì),能大大提高并行算法的執(zhí)行效率;有較強(qiáng)的通用性,同時(shí)其開發(fā)周期較短,易于維護(hù)和擴(kuò)展??芍貥?gòu)數(shù)字圖像并行處理系統(tǒng)為多媒體圖像處理提供了一個(gè)非常有價(jià)值的發(fā)展方向。


          上一頁 1 2 下一頁

          關(guān)鍵詞: DSP 并行處理 圖像處理

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();