基于FPDP和VME總線的多DSP通用并行處理系統(tǒng)設(shè)計(jì)方案

3.3 電路靈活配置

3.3.1 JTAG接口菊花鏈設(shè)計(jì)

TMS320C6701備有基于IEEE 1149.1標(biāo)準(zhǔn)的邊界掃描測(cè)試接口，從而為設(shè)計(jì)人員提供了一個(gè)實(shí)時(shí)的硬件仿真與調(diào)試環(huán)境。由于處理機(jī)是一個(gè)有4個(gè)DSP的多DSP系統(tǒng)，我們將DSP的JTAG接口與14 pin Header間以菊花鏈方式互連。按照J(rèn)TAG口驅(qū)動(dòng)能力的要求，我們將關(guān)鍵信號(hào)通過(guò)一個(gè)緩沖器進(jìn)行增強(qiáng)。

3.3.2 DSP中斷信號(hào)分配

　　多DSP系統(tǒng)不可避免會(huì)產(chǎn)生DSP中斷信號(hào)不夠用的問(wèn)題。在處理機(jī)的設(shè)計(jì)過(guò)程中，我們分別將三個(gè)從DSP和FPDP/RM端口的中斷請(qǐng)求信號(hào)引至主DSP的附屬邏輯CPLD中進(jìn)行統(tǒng)一分配。在CPLD中設(shè)定一個(gè)控制寄存器，外掛于主DSP的EMIF下。當(dāng)主DSP接收到中斷請(qǐng)求后，它通過(guò)CPLD控制寄存器標(biāo)示分析中斷信號(hào)的來(lái)源，從而正確響應(yīng)。

4、結(jié)論

采用混合總線模式的設(shè)計(jì)方法將大大提高數(shù)字信號(hào)處理系統(tǒng)的并行處理和數(shù)據(jù)傳輸能力。本文采用FPDP總線傳輸協(xié)議，實(shí)現(xiàn)了多總線子板間信號(hào)高速傳輸。最大為160MB/S的數(shù)據(jù)傳輸帶寬，完全滿足板間DSP芯片點(diǎn)對(duì)點(diǎn)通信的需求。同時(shí)，采用VME總線完成上下位機(jī)程序下載和數(shù)據(jù)監(jiān)控，提高了系統(tǒng)的穩(wěn)定性和可靠性。

本文設(shè)計(jì)的基于FPDP和VME雙總線的高速實(shí)時(shí)信號(hào)處理多子板系統(tǒng)，目前在水下通信領(lǐng)域已取得成功應(yīng)用。詳細(xì)介紹的系統(tǒng)核心子板——多DSP通用并行處理機(jī)基于一主三從的多處理器結(jié)構(gòu)，不僅可以多板多模式工作，也可以單板使用。目前在DSP大規(guī)模并行技術(shù)向片間發(fā)展的主流下，雖然文中的DSP器件以TMS320C6701為例，但系統(tǒng)結(jié)構(gòu)對(duì)其他DSP器件構(gòu)成的多DSP并行處理系統(tǒng)設(shè)計(jì)都具有一定的參考價(jià)值。