ADI Blackfin?處理器架構(gòu)概述

Blackfin®處理器是一類專為滿足當(dāng)今嵌入式音頻、視頻和通信應(yīng)用的計算要求和功耗約束條件而設(shè)計的新型 16～32 位嵌入式處理器。Blackfin 處理器基于由ADI和Intel公司聯(lián)合開發(fā)的微信號架構(gòu)（MSA），它將一個 32 位 RISC 型指令集和雙 16 位乘法累加（MAC）信號處理功能與通用型微控制器所具有的易用性組合在了一起。 這種處理特征的組合使得 Blackfin 處理器能夠在信號處理和控制處理應(yīng)用中均發(fā)揮上佳的作用 —— 在許多場合中免除了增設(shè)單獨的異類處理器的需要。該能力極大地簡化了硬件和軟件設(shè)計實現(xiàn)任務(wù)。
目前，Blackfin 處理器在單內(nèi)核產(chǎn)品中可提供高達(dá) 756MHz 的性能。Blackfin 處理器系列中的新型對稱多處理器成員在相同的頻率條件下實現(xiàn)了性能的翻番。Blackfin 處理器系列還提供了低至 0.8V 的業(yè)界領(lǐng)先功耗性能。對于滿足當(dāng)今及未來的信號處理應(yīng)用（包括寬帶無線、具有音頻/視頻功能的因特網(wǎng)工具和移動通信）而言，這種高性能與低功耗的組合是必不可少的。


所有的 Blackfin 處理器都為系統(tǒng)設(shè)計師提供了十分重要的好處，包括：


可實現(xiàn)各種新型市場和應(yīng)用的高性能信號處理和高效控制處理能力

可令系統(tǒng)設(shè)計師使器件功耗模式與終端系統(tǒng)要求相適應(yīng)的動態(tài)電源管理（DPM）能力，以及
可確保產(chǎn)品開發(fā)時間最小化的易用型混合 16/32 位指令集架構(gòu)和開發(fā)工具套件。


高性能處理器內(nèi)核

Blackfin 處理器架構(gòu)基于一個 10 級 RISC MCU/DSP 流水線和一個專為實現(xiàn)最佳代碼密度而設(shè)計的混合 16/32 位指令集架構(gòu)。Blackfin 處理器架構(gòu)還完全符合 SIMD 標(biāo)準(zhǔn)，并包括用于加速視頻和圖像處理的指令。該架構(gòu)很適合于全信號處理/分析能力，同時還可在單內(nèi)核 器件或雙內(nèi)核器件上提供高效 RISC MCU 控制任務(wù)執(zhí)行能力。 由于具有最佳代碼密度且只需進(jìn)行極少（或者完全不需要進(jìn)行）代碼優(yōu)化處理，因此可縮短產(chǎn)品的面市時間，而不會遇到其他傳統(tǒng)處理器所常見的性能空間障礙。


高帶寬 DMA 能力

所有的 Blackfin 處理器均具有多個獨立的 DMA 控制器，這些控制器支持自動數(shù)據(jù)傳輸，而所需的處理器內(nèi)核開銷極少。 DMA 傳輸可出現(xiàn)于內(nèi)部存儲器和諸多具有 DMA 功能的外設(shè)之間。傳輸也有可能出現(xiàn)于外設(shè)和與外部存儲器接口相連的外部器件（包括 SDRAM 控制器和異步存儲器控 制器）之間。

視頻指令

除了具有對 8 位數(shù)據(jù)以及許多像素處理算法所常用的字長的固有支持之外，Blackfin 處理器架構(gòu)還包括專為增強(qiáng)視頻處理應(yīng)用中的性能而定義的指令。比如，離散余弦變換（DCT）通過一個 IEEE1180 舍入操作得到支持，而“SUM ABSOLUTE DIFFERENCE”指令則支持在諸如 MPEG2、MPEG4 和 JPEG 等視頻壓縮算法中所使用的運動估計算法。
利用軟件來實現(xiàn)視頻壓縮算法使得 OEM 制造商能夠在不變更硬件的情況下適應(yīng)不斷發(fā)展的標(biāo)準(zhǔn)和新型功能要求。增強(qiáng)型指令可使 Blackfin 處理器在那些先前 主要是由 ASIC、VLIW 媒體處理器或硬連線芯片組來滿足的應(yīng)用中一試身手。歸根結(jié)底，Blackfin 處理器將在幫助降低總系統(tǒng)成本的同時使終端應(yīng)用的產(chǎn)品上市時 間得以縮短。

高效控制處理

Blackfin 處理器架構(gòu)還提供了各種在 RISC 控制處理器中最為常見的好處。這些特點包括：一個功能強(qiáng)大且靈活的分層存儲器架構(gòu)、出眾的代碼密度以及各種各樣的微控制器型外設(shè)（包括 10/100 以太網(wǎng) MAC、UARTS、SPI、CAN 控制器、支持 PWM 的定時器、看門狗定時器、實時時鐘和一個無縫同步和異步存儲器控制器）。所有這些特點為設(shè)計師提供了巨大的設(shè)計靈活性，并最大限度地降低了終端系統(tǒng)成本。

分層存儲器

Blackfin 處理器存儲器架構(gòu)在器件實現(xiàn)中提供了 Level 1（L1）和 Level 2（L2）存儲模塊。L1 存儲器直接與處理器內(nèi) 核相連、以全系統(tǒng)時鐘頻率運行并為實時算法程序段提供了最大的系統(tǒng)性能。L2 存儲器是一種較大的大容量存儲模塊，其性能雖略有下降，但運行速度仍然高于片外存 儲器。
L1存儲器架構(gòu)的實現(xiàn)旨在提供信號處理所需的性能以及通用型微控制器所擁有的編程簡易性。這是通過允許將 L1 存儲器配置為 SRAM、高速緩沖存儲器或兩者 之組合來實現(xiàn)的。通過支持 SRAM 和高速緩沖存儲器編程模型，系統(tǒng)設(shè)計師便能夠把要求高帶寬和低延遲的關(guān)鍵實時信號處理數(shù)據(jù)組分配至 SRAM 中，而將更多的“軟” 實時控制/OS 任務(wù)存儲于高速緩沖存儲器。

存儲器管理單元（MMU）規(guī)定了一種存儲器保護(hù)格式，當(dāng)其與內(nèi)核的用戶及監(jiān)控模式相組合時，就能夠支持一個全實時操作系統(tǒng)。該 RTOS 運行于監(jiān)控模式中， 并對 存儲模塊及其他系統(tǒng)資源進(jìn)行分割，以便實際應(yīng)用程序運行于用戶模式之中。這樣，MMU 就提供了一種用于實現(xiàn)完善系統(tǒng)和應(yīng)用的隔離而安全的環(huán)境。

出眾的代碼密度

Blackfin 處理器架構(gòu)支持多長度指令編碼。使用頻率非常高的控制型指令被編碼為緊致 16 位字，而更多的算術(shù)密集型信號處理指令則被編碼為 32 位值。該處理器將把 16 位控制指令與 32 位信號處理指令加以混合和鏈接，以形成 64 位組，從而實現(xiàn)存儲器存儲密度的最大化。當(dāng)進(jìn)行指令高速緩存和取指令操作時，內(nèi)核將自動地對總線的長度進(jìn)行充分的壓縮，因為它沒有對準(zhǔn)方面的限制。當(dāng)組合起來使用時，這兩種功能將使 Blackfin 處理器提供出堪與業(yè)界領(lǐng)先的 RISC 處理 器相媲美的。

動態(tài)電源管理

所有的 Blackfin 處理器均采用了多種節(jié)能技術(shù)。Blackfin 處理器基于一種選通時鐘內(nèi)核設(shè)計，可按照逐條指令來選擇性地切斷功能單元的電源。Blackfin 處理器還支持多種針對所需 CPU 動作極少（或根本不需要 CPU 動作）期間的斷電模式。最后（或許是最重要的）一點是， Blackfin 處理器支持一種自含動態(tài)電源管理電路，借助該電路即可對工作頻率和電壓進(jìn)行獨立控制，以滿足正在執(zhí)行的算法的性能要求。這些轉(zhuǎn)換可以在一個 RTOS 或用戶固件的控制之下連續(xù)出現(xiàn)。大多數(shù) Blackfin 處理器都提供了片上內(nèi)核穩(wěn)壓電路，并可在低至 0.8V 的電壓條件下工作，因而特別適合于需要延長電池使用壽命 的便攜式應(yīng)用。

易用性

如今，在許多過去需要同時采用一個高性能信號處理器和一個單獨的高效控制處理器的應(yīng)用中，只需采用一個 Blackfin 處理器便足夠了。這種好處極大地縮減了開發(fā)時間和成本，并最終加快了終端產(chǎn)品的面市進(jìn)程。此外，由于只需采用一組開發(fā)工具，因而減少了系統(tǒng)設(shè)計師的初期費用和學(xué)習(xí)時間。