高性能數(shù)字信號處理器TMS320LF2407A及應(yīng)用

1 引言

　　數(shù)字信號處理器（DSP）已經(jīng)發(fā)展了20多年，最初僅在信號處理領(lǐng)域內(nèi)應(yīng)用。近年來， 隨著半導(dǎo)體技術(shù)的發(fā)展，其高速運(yùn)算能力使很多復(fù)雜的控制算法和功能得以實(shí)現(xiàn)，同時將實(shí)時處理能力和控制器的外設(shè)功能集于一身，在控制領(lǐng)域內(nèi)也得到很好的應(yīng)用。數(shù)字控制系統(tǒng)克服了模擬控制系統(tǒng)電路功能單一、控制精度不高的缺點(diǎn)，它抗干擾能力強(qiáng)，可靠性高，可實(shí)現(xiàn)復(fù)雜控制，增強(qiáng)了控制的靈活性。

　　TMS320LF2407A是美國TI公司推出的新型高性能16位定點(diǎn)數(shù)字信號處理器，它專門為數(shù)字控制設(shè)計(jì)，集DSP的高速信號處理能力及適用于控制的優(yōu)化外圍電路于一體，在數(shù)字控制系統(tǒng)中得以廣泛應(yīng)用 [1]。本文介紹其體系結(jié)構(gòu)、功能特性及其在控制領(lǐng)域中的應(yīng)用，為數(shù)字控制系統(tǒng)的設(shè)計(jì)提供參考。

　　2 體系結(jié)構(gòu)和功能特性

　　2.1 系統(tǒng)組成

　　TMS320LF2407A系統(tǒng)組成包括：40MHz、40MIPS的低電壓3.3V　CPU、片內(nèi)存儲器、事件管理器模塊、片內(nèi)集成外圍設(shè)備[2]。其體系結(jié)構(gòu)框圖如圖1所示。

　　2.2 CPU及總線結(jié)構(gòu)

　　TMS320LF2407A的CPU是基于TMS320C2XX的16位定點(diǎn)低功耗內(nèi)核。體系結(jié)構(gòu)采用四級流水線技術(shù)加快程序的執(zhí)行，可在一個處理周期內(nèi)完成乘法、加法和移位運(yùn)算。其中央算術(shù)邏輯單元（CALU）是一個獨(dú)立的算術(shù)單元，它包括一個32位算術(shù)邏輯單元（ALU）、一個32位累加器、一個16×16位乘法器（MUL）和一個16位桶形移位器，同時乘法器和累加器內(nèi)部各包含一個輸出移位器。完全獨(dú)立于CALU的輔助寄存器單元（ARAU）包含八個16位輔助寄存器，其主要功能是在CALU操作的同時執(zhí)行八個輔助寄存器（AR7至AR0）上的算術(shù)運(yùn)算。兩個狀態(tài)寄存器ST0 和ST1用于實(shí)現(xiàn)CPU各種狀態(tài)的保存。

　　TMS320LF2407A采用增強(qiáng)的哈佛結(jié)構(gòu)，芯片內(nèi)部具有六條16位總線，即程序地址總線（PAB）、數(shù)據(jù)讀地址總線（DRAB）、數(shù)據(jù)寫地址總線（DWAB）、程序讀總線（PRDB）、數(shù)據(jù)讀總線（DRDB）、數(shù)據(jù)寫總線（DWEB），其程序存儲器總線和數(shù)據(jù)存儲器總線相互獨(dú)立，支持并行的程序和操作數(shù)尋址，因此CPU的讀/寫可在同一周期內(nèi)進(jìn)行，這種高速運(yùn)算能力使自適應(yīng)控制、卡爾曼濾波、神經(jīng)網(wǎng)絡(luò)、遺傳算法等復(fù)雜控制算法得以實(shí)現(xiàn)。

　　2.3 存儲器配置

　　TMS320LF2407A地址映象被組織為三個可獨(dú)立選擇的空間：程序存儲器（64K）、數(shù)據(jù)存儲器（64K）、輸入/輸出（I/O）空間（64K）。這些空間提供了共192K字的地址范圍。

　　其片內(nèi)存儲器資源包括：544字×16位的雙端口數(shù)據(jù)/程序DARAM、2K字×16位的單端口數(shù)據(jù)/程序SARAM、片內(nèi)32K×16位的Flash程序存儲器、256字×16位片上Boot ROM、片上Flash/ROM具有可編程加密特性。

　　TMS320LF2407A的指令集有三種基本的存儲器尋址方式：立即尋址方式、直接尋址方式、間接尋址方式。

　　2.4 事件管理器模塊

　　TMS320LF2407A包含兩個專用于電機(jī)控制的事件管理器模塊EVA和EVB，每個事件管理器模塊包括通用定時器（GP）、全比較單元、正交編碼脈沖電路以及捕獲單元。

　?、?通用定時器。TMS320LF2407A共有四個16位通用定時器，可用于產(chǎn)生采樣周期，作為全比較單元產(chǎn)生PWM輸出以及軟件定時的時基。通用定時器有四種可選擇的操作模式：停止/保持模式、連續(xù)增計(jì)數(shù)模式、定向增/減計(jì)數(shù)模式和連續(xù)增/減計(jì)數(shù)模式。每個通用定時器都有一個相關(guān)的比較寄存器TxCMPR和一個PWM輸出引腳T xPWM。每個通用定時器都可以獨(dú)立地用于提┮桓鯬WM輸出通道，可產(chǎn)生非對稱或?qū)ΨQPWM波形，因此，四個通用定時器最多可提供4路PWM輸出。

　?、?全比較單元。每個事件管理器模塊有3個全比較單元（1、2和3（EVA）； 4、5和6（EVB）），每個比較單元各有一個 16位比較寄存器 CMPRx，各有兩個CMP / PWM輸出引腳，可產(chǎn)生2路 PWM輸出信號控制功率器件，其輸出引腳極性由控制寄存器 (ACTR)的控制位來決定，根據(jù)需要，選擇高電平或低電平作為開通信號，通過設(shè)置T1為不同工作方式，可選擇輸出對稱PWM波形、非對稱PWM波形或空間矢量PWM波形。

　　死區(qū)控制單元 (DBTCON)用來產(chǎn)生可編程的軟件死區(qū)，使得受每個全比較單元的兩路CMP / PWM輸出控制的功率器件的間次開啟周期間沒有重疊，最大可編程的軟件死區(qū)時間達(dá)16μs。

　?、?正交編碼脈沖電路。正交編碼脈沖（QEP）電路可以對引腳CAP1/QEP1和CAP2/QEP2上的正交編碼脈沖進(jìn)行解碼和計(jì)數(shù)，可以直接處理光電編碼盤的2路正交編碼脈沖，正交編碼脈沖包含兩個脈沖序列，有變化的頻率和四分之一周期（90°）的固定相位偏移，對輸入的2路正交信號進(jìn)行鑒相和4倍頻。通過檢測2路信號的相位關(guān)系可以判斷電機(jī)的正/反轉(zhuǎn)，并據(jù)此對信號進(jìn)行加/減計(jì)數(shù)，從而得到當(dāng)前的計(jì)數(shù)值和計(jì)數(shù)方向，即電機(jī)的角位移和轉(zhuǎn)向，電機(jī)的角速度可以通過脈沖的頻率測出。

　?、?捕獲單元。捕獲單元用于捕獲輸入引腳上信號的跳變，兩個事件管理器模塊總共有六個捕獲單元。EVA模塊有三個捕獲單元引腳CAP1、CAP2和CAP3，它們可以選擇通用定時器1或2作為時基，但CAP1和CAP2一定要選擇相同的定時器作為時基；EVB模塊也有三個捕獲單元引腳CAP4、 CAP5和CAP6，它們可以選擇通用定時器3或4作為時基，但CAP4和CAP5一定要選擇相同的定時器作為時基。每個單元各有一個兩級的FIFO緩沖堆棧。當(dāng)捕獲發(fā)生時，相應(yīng)的中斷標(biāo)志被置位，并向CPU發(fā)中斷請求。