3DES算法的FPGA高速實(shí)現(xiàn)

　　從技術(shù)角度講，網(wǎng)絡(luò)安全除了依賴安全的網(wǎng)絡(luò)通信協(xié)議及應(yīng)用協(xié)議外，更多地取決于網(wǎng)絡(luò)設(shè)備如交換機(jī)、路由器等所提供的加/解密功能。目前，基于DES算法的加/解密硬件仍在廣泛應(yīng)用于國(guó)內(nèi)衛(wèi)星通信、網(wǎng)關(guān)服務(wù)器、機(jī)頂盒、視頻傳輸以及其它大量的數(shù)據(jù)傳輸業(yè)務(wù)中。

　　然而，隨著密碼分析技術(shù)的不斷發(fā)展，超期服役的DES算法已被攻破，隨即美國(guó)商業(yè)部提出采用以Rijndael算法的AES作為新一代的加密算法。在不對(duì)原有應(yīng)用系統(tǒng)作大的改動(dòng)的情況下，3-DES算法有了很大的生存空間，被大量用來替換已不安全的DES算法。所以對(duì)3-DES算法的高速實(shí)現(xiàn)，仍具有一定的實(shí)際應(yīng)用意義。

1 3-DES算法介紹

　　1999年，NIST將3-DES指定為過渡的加密標(biāo)準(zhǔn)。3-DES是DES的一個(gè)更安全的變形（關(guān)于DES算法的詳細(xì)資料，可見參考文獻(xiàn)[1]、[2]）。DES算法運(yùn)算的框圖如圖1。其中S盒是3-DES（DES）算法的心臟，靠它實(shí)現(xiàn)非線性變換。

　　　　　　
　　3-DES算法可以描述如下：設(shè)ek(x)和dk(x)表示用DES算法對(duì)64位的位串的加密和解密，密鑰為K；則64位的密文c是通過執(zhí)行下面的運(yùn)算得到的：

　　　　　　　　　　　　　　
　　其中K1、K2、K3是56位的DES密鑰。從密文c導(dǎo)出明文x的3-DES的解密過程是加密過程的反過程，其描述如下：

　　　　　　　　　　　　　　　
　　其結(jié)構(gòu)如圖2。

　　　　
　　為了獲得更高的安全性，三個(gè)密鑰應(yīng)該是互不相同的。這樣，本質(zhì)上就相當(dāng)于用一個(gè)長(zhǎng)為168位的密鑰進(jìn)行加密。多年來，它在對(duì)付強(qiáng)力攻擊時(shí)是比較安全的。對(duì)安全性需要不那么高的數(shù)據(jù)，K1可以等于K3。在這種情況下，密鑰的有效長(zhǎng)度為112位。

　　在通常使用的所有64位的分組密碼中，3-DES是最安全的；但是，如果用軟件來實(shí)現(xiàn)，它也是這些分組密碼中最慢的。通過硬件設(shè)計(jì)，3-DES的性能勝過大多數(shù)其它用軟件實(shí)現(xiàn)的分組密碼。

2 FPGA實(shí)現(xiàn)設(shè)計(jì)

　　本設(shè)計(jì)采用實(shí)驗(yàn)室現(xiàn)有試驗(yàn)開發(fā)板上Xilinx公司SPARTANII結(jié)構(gòu)的XC2S100作為算法載體，在其中實(shí)現(xiàn)控制器和三個(gè)DES模塊以及密鑰的生成，通過控制器實(shí)現(xiàn)加、解密功能。從上邊的介紹可以看到，3-DES（DES）算法沒有大量的復(fù)雜數(shù)學(xué)計(jì)算（如乘、帶進(jìn)位的加、模等），在加/解密過程和密鑰生成過程中僅有邏輯運(yùn)算和查表運(yùn)算。這些特點(diǎn)為采用FPGA進(jìn)行高速設(shè)計(jì)提供了契機(jī)。

2.1 DES模塊的設(shè)計(jì)結(jié)構(gòu)

　　每個(gè)DES模塊的實(shí)現(xiàn)是用一個(gè)輪函數(shù)實(shí)現(xiàn)的16份拷貝通過深度細(xì)化的流水線處理來完成的，以獲得最高的性能。

　　采用循環(huán)全部打開和流水線結(jié)構(gòu)來設(shè)計(jì)。循環(huán)全部打開后，實(shí)現(xiàn)全部16輪結(jié)構(gòu)并串在一起，只要一個(gè)時(shí)鐘周期就可以完成一個(gè)數(shù)據(jù)塊的加密或解密；通過多占很大的空間來?yè)Q得速度上的大幅度提高，然后再在每輪的中間加上寄存器來實(shí)現(xiàn)流水線。在第一時(shí)鐘周期，第一塊數(shù)據(jù)經(jīng)過第一輪處理存入寄存器1中。在下一個(gè)時(shí)鐘周期，寄存器1中的結(jié)果經(jīng)過第二輪處理存入寄存器2中；同時(shí)，第二塊數(shù)據(jù)可以經(jīng)過第一輪處理存入寄存器1。這樣，多塊數(shù)據(jù)實(shí)現(xiàn)了同時(shí)處理。另外，在設(shè)計(jì)中通過使用16個(gè)寄存器，使得加/解密速度可以提高近16倍。在DES模塊的每一輪中設(shè)計(jì)3級(jí)流水線，盡管這樣增加了48個(gè)周期的時(shí)延，但卻進(jìn)一步提高了整體處理的速度性能；同時(shí)，將數(shù)據(jù)加/解密部分和密鑰生成部分分開單獨(dú)設(shè)計(jì)，可以減少相鄰流水線級(jí)間的邏輯層數(shù)目。

2.2 S盒設(shè)計(jì)

　　通過時(shí)間分析發(fā)現(xiàn)，S盒在整個(gè)設(shè)計(jì)中占了很大的比重。S盒性能的提高對(duì)于整個(gè)設(shè)計(jì)性能會(huì)有很大的改善，因此S盒是整個(gè)設(shè)計(jì)優(yōu)化的重點(diǎn)。

　　DES的8個(gè)S盒分別是一個(gè)滿足特殊性能的6~4位的變換。在VHDL或Verilog語言中，可以直接用CASE語句來實(shí)現(xiàn)。這是最簡(jiǎn)單的實(shí)現(xiàn)方法，但是HDL語言都屬于高級(jí)語言，它們強(qiáng)烈依賴于編譯器的優(yōu)化能力，往往對(duì)設(shè)計(jì)者來說，涉及得越少、編程越簡(jiǎn)單，代碼效率越不高，這對(duì)于高速實(shí)現(xiàn)來說是不可取的。在實(shí)現(xiàn)過程中通過分析工具也發(fā)現(xiàn)，依賴于編譯器的實(shí)現(xiàn)不但復(fù)雜，而且占用大量的空間。這樣，S盒成了速度的瓶頸，為此，采用ROM來實(shí)現(xiàn)。XC2S100的LUT可以配置為16×1位的ROM，把輸入的6位作為地址，對(duì)應(yīng)的地址空間里存放的就是輸出的4位，從而實(shí)現(xiàn)了6~4位的查找表LUT，所需時(shí)間只是FPGA中CLB的傳輸時(shí)間加上傳輸線上的延時(shí)，如圖3。

　　　　　　
2.3 密鑰生成器設(shè)計(jì)

　　密鑰生成器的設(shè)計(jì)是獨(dú)立于DES輪函數(shù)運(yùn)算實(shí)現(xiàn)的，采用3級(jí)流水線來與輪函數(shù)中的流水線相平衡，單輪的實(shí)現(xiàn)如圖4。

　　
　　其中，3級(jí)流水線由移位寄存器（SR）和1個(gè)觸發(fā)器(FF)構(gòu)成，在SR中完成兩級(jí)流水線，在FF中實(shí)現(xiàn)第三級(jí)。XC2S100的LUT中的每個(gè)查找表LUT可以用來生成1～16個(gè)移位寄存器，而且在一個(gè)單獨(dú)的可配置邏輯功能塊CLB中連接8個(gè)移位寄存器來構(gòu)成一個(gè)128位的移位寄存器。

2.4 3-DES的實(shí)現(xiàn)

　　將上述所設(shè)計(jì)的三份DES模塊在FPGA中組合，實(shí)現(xiàn)如圖5所示的完整連接。整個(gè)時(shí)延約為單個(gè)DES模塊的三倍。

結(jié) 語

　　我們?cè)赬ilinx的開發(fā)平臺(tái)Foundation 4.2i下用Verilog HDL完成設(shè)計(jì)，并進(jìn)行了綜合和仿真；成功下載到我們實(shí)驗(yàn)室的試驗(yàn)板上的XC2S100中，用VC++ 6.0編寫了測(cè)試程序；在Windows98下運(yùn)行，均 能正確實(shí)現(xiàn)加/解密功能。在試驗(yàn)板上晶振為25MHz的情況下，大致評(píng)測(cè)出加密速度為520Mb/s。

　　　　　　　　　　　　　　　　　　參考文獻(xiàn)

1 王育民， 何大可. 保密學(xué)——基礎(chǔ)及應(yīng)用. 西安：西安電子科技大學(xué)出版社，1990
2 National Institute of Standard and Technology. Data Encryption Standard ( DES ). Federal Information Processing Standards Publication 46-3 ( FIPS PUB 46-3 ), 1999
3 李廣軍，孟憲元. 可編程ASIC設(shè)計(jì)及應(yīng)用. 成都：電子科技大學(xué)出版社，2000
4 夏宇聞. 復(fù)雜數(shù)字電路與系統(tǒng)的Verilog HDL設(shè)計(jì)技術(shù). 北京：北京航空航天大學(xué)出版社，1999