一款四象限 DC/DC 開關(guān)穩(wěn)壓器的實(shí)現(xiàn)

引言

在很多電子系統(tǒng)中，有必要為特定類型負(fù)載提供雙極性（正和負(fù)）電壓或電流。需要雙極性電壓/電流的負(fù)載包括FPGA體偏置應(yīng)用、熱電冷卻器、DC電動(dòng)機(jī)以及其他很多類型的應(yīng)用。

有很多傳統(tǒng)方法可為負(fù)載提供雙極性電壓/電流。H橋式設(shè)計(jì)經(jīng)常使用，但是要求負(fù)載的兩個(gè)端子均不能直接接地。負(fù)載的兩個(gè)端子均須在正電源軌和地之間擺動(dòng)，為了濾除這種斬波波形，通常會(huì)給負(fù)載串聯(lián)一個(gè)電感器。負(fù)載不能直接接地可能使整個(gè)系統(tǒng)的機(jī)械及電氣設(shè)計(jì)復(fù)雜化。H橋式方法還需要4個(gè)開關(guān)組件和更加復(fù)雜的控制方法。有些負(fù)載有負(fù)端子，這種端子不能施加高偏壓（相對(duì)于地），例如：FPGA反向偏壓應(yīng)用。

另一種傳統(tǒng)方法是建立兩個(gè)電源軌，一個(gè)正軌和一個(gè)負(fù)軌。人們使用各種不同的電路在穩(wěn)壓的正或負(fù)軌中“進(jìn)行掉換”，以實(shí)現(xiàn)電壓可低于地的雙極性工作。這導(dǎo)致一種非常復(fù)雜的系統(tǒng)，一般而言效率較低，而且當(dāng)輸出電壓跨越地電位時(shí)，會(huì)產(chǎn)生非線性響應(yīng)。

本文給出一種新的DC/DC開關(guān)架構(gòu)，該架構(gòu)能夠?qū)崿F(xiàn)真正的4象限工作，這意味著，輸出電壓可以為正或負(fù)，電流也可以在兩個(gè)方向上流動(dòng)。此外，這種新架構(gòu)產(chǎn)生的輸出電壓能夠從一種極性向另一種極性、穿過地電位平滑轉(zhuǎn)換，而且這種轉(zhuǎn)換模式不產(chǎn)生任何非線性問題。

四象限DC/DC轉(zhuǎn)換器

圖1顯示了這種4象限轉(zhuǎn)換器的基本連接和組件。NFET （MN）和PFET （MP）之間在反相以及恒定開關(guān)頻率工作。電流模式控制（圖中未顯示）在需要時(shí)用來調(diào)制MN的占空比。

圖1：四象限DC/DC轉(zhuǎn)換器拓?fù)?/p>

如果我們假定，該電路以固定頻率工作，那么MN接通時(shí)間的占空比可以計(jì)算如下：

從這個(gè)等式中可以清楚地看出，在VIN電壓為正時(shí)，輸出電壓VOUT可以為正（最高為VIN）或負(fù)（僅受實(shí)際DC因素的限制），也可以為0V.實(shí)際上，0V輸出電平并沒什么特殊之處，因?yàn)樵谶@個(gè)工作點(diǎn)上，該轉(zhuǎn)換器DC的占空比為50%.

無論輸出電壓是什么極性，該轉(zhuǎn)換器的輸出都可以吸收或提供電流，從而使這個(gè)電路成為真正以4象限工作的拓?fù)洹N和MP上的最高漏極至源極電壓均為2VIN– VOUT.例如，如果VIN為+12V，VOUT為-12V，那么兩個(gè)FET的BVDSS額定值必須都高于36V.

四象限拓?fù)渲械腖T8710

凌力爾特公司不久前推出的控制器LT8710可用于4象限拓?fù)洹D2顯示了一個(gè)配置為這種拓?fù)涞耐暾娐?，該電路已?jīng)過全面測(cè)試。這個(gè)電路的輸入電壓典型值為12V，但是允許范圍為11V至13V.輸出在+5V至-5V范圍內(nèi)可調(diào)，輸出電流可達(dá)±3A.模擬控制信號(hào)VCNTL用來調(diào)節(jié)輸出電壓。LT8710是一款80V控制器，因此可用來構(gòu)成提供更高或更低電壓及電流的其他很多版本之4象限轉(zhuǎn)換器。

圖2：用LT8710構(gòu)成的4象限轉(zhuǎn)換器

該轉(zhuǎn)換器的4象限工作能力如圖3所示。其中，正弦曲線控制信號(hào)用來產(chǎn)生以0V為中心的正弦曲線輸出電壓。電感器電流可為正或負(fù)，無論是正是負(fù)，都必須讓輸出電壓達(dá)到所要求的值。這些工作波形顯示，該轉(zhuǎn)換器可干凈、平滑地穿越地電位工作。使用正弦波控制信號(hào)是一種隨意選擇，DC信號(hào)、方波信號(hào)或其他任何類型的信號(hào)都可以使用。

圖3：正弦波輸出電壓穿過0V

應(yīng)用

有很多應(yīng)用可以利用這種4象限DC/DC轉(zhuǎn)換器。在高性能數(shù)字電路中（比如FPGA），體反向偏壓可用于顯著降低靜態(tài)功耗，同時(shí)保持或改善動(dòng)態(tài)性能。PMOS和NMOS器件的體電壓可獨(dú)立控制以調(diào)節(jié)器件的門限（VT）。當(dāng)FPGA要求較低時(shí)，可將門限調(diào)節(jié)得較高，從而顯著地降低這些數(shù)字構(gòu)件中的泄漏電流。當(dāng)FPGA要求較高時(shí)，可以降低門限，從而提高速度，并因此提高FPGA性能。圖4顯示了一個(gè)這種應(yīng)用的高級(jí)方框圖。請(qǐng)注意，對(duì)于NMOS體偏置，電壓通常為0V±300mV，這非常適合于四象限拓?fù)洹?/p>

圖4：FPGA體偏置應(yīng)用