SoC存儲器的智能電源連接方法

最差IR壓降的分析

讓我們考慮兩種情況的分析，具體條件如下：

功率IR壓降的分析條件

Pbcs30V132V132T150

輸出負載：400ff

輸入轉換：200ps

最大切換，所有輸出切換

地址和數(shù)據(jù)輸入的最大轉換

寄生參數(shù)：Cmin（最大R，最小C）

供應網(wǎng)RC，只有信號RC網(wǎng)

標簽偏移量（從底部開始）：10um、15um、20um

標簽頻率：50um

1.只限定捆扎頻率-對于每個電源供應（VDDA/VDDP/VSSA/VSS），都必須嚴格遵守捆扎頻率為50微米。

不帶偏移量時MBLK CM8的IR結果

2.同時限定捆扎頻率和偏移量-在這種情況下，我們會既考慮偏移量又考慮捆扎頻率，而不是只考慮捆扎頻率。偏移值必須小于捆扎頻率。

我們通過改變M5帶的偏移值做了幾個實驗，得到了以下結果。很明顯，相對于沒有偏移量的實驗，IR壓降下降了20-30％。偏移值應同時用于頂部線和底部線。

即使在僅使用捆扎頻率就能滿足IR壓降指標的情況下，在使用捆扎頻率的同時使用偏移量的概念作為補充，可以顯著節(jié)省電網(wǎng)線路（針對同樣的IR指標）的數(shù)量。

帶偏移量時MBLK CM8的IR結果

注意事項

1.上述IR壓降的數(shù)據(jù)適用有功電流

2. Vdd的通過標準為5％（下降+上升）

3.電壓降值單位為毫伏。

本文小結

正如上述圖表所示，相對于那些沒有使用偏移值的實驗，在使用偏差值的實驗中IR得到了明顯的改善，IR壓降改善了大約20-30％。將偏移值概念用于系統(tǒng)芯片存儲器的連接，能夠極大地改進IR壓降水平，同時也改善了硅結果。這項用于將存儲器連接至系統(tǒng)芯片的方案（同時運用偏移值和strapping），也可以應用于其他硬宏，如閃存和其他模擬模塊。

對于給定的IR壓降目標，相對于僅僅使用strapping，偏移量與strapping的結合使用還能夠節(jié)省大量的電網(wǎng)線路。上述概念已被用于各種實時設計，硅結果表明最小壓降值（Vmin）有了明顯的進步。

參考文獻

1.《國際半導體技術藍圖》半導體產業(yè)協(xié)會，2005年。

2.《Gigascale系統(tǒng)級芯片（GSoC）的全球互聯(lián)建模》，作者Zarkesh-Ha P.，提交給佐治亞理工學院學術學院的博士論文，2001年2月。