如何動態(tài)降低供電噪聲

作者：Raj Nair ，Donald Bennett
ComLSI Inc.

關于納米級處理器和其它超大規(guī)模集成電路的有效功耗和電源完善管理的文獻已經有好多了。在使用90納米及以下的先進工藝生產的器件中，電源噪聲增益的顯著下降導致了無法被傳統(tǒng)的查實和確認方法測量的電量損失和定時問題。在低壓電源的前提下提升電流密度與供電電路的阻抗相結合產生的芯片內外電源的巨大變化在[1]中被稱為電壓消沉。雖然在半導體器件的微縮進程中，可以通過進一步降低供電電壓來減少靜態(tài)和動態(tài)功耗，但之前的因素使它變得更難。同時器件在更低尺寸的納米級工藝（90納米及以下）下呈現出非常大的器件不一致性，這就需要做一些特別的設計來補償。因此，傳統(tǒng)的工藝－電壓－溫度（process-voltage-temperature，PVT）確認方法（過去，這種方法會產生大約10％的供電電壓不一致性）很快向更嚴格的電壓控制和更低的電壓變化容限的方向發(fā)展。在納米技術時代（100nm到1nm）的芯片中，這種趨勢需要把芯片DC（靜態(tài)）和AC（動態(tài)）噪聲限制在很窄的5％的供電變化范圍之內。

傳統(tǒng)的最小化供電噪聲的技術，例如電壓定位和芯片退耦電容的集成越來越難滿足電源完善性的需求。通常GHz級處理器使用電壓定位技術減小供電噪聲，但是電壓調整模塊無論從物理角度還是電學角度都遠不能滿足它的供電帶寬的需要。由于在100納米以下的工藝中，柵極漏電流成指數上升，芯片退耦電容也不是一個降低動態(tài)噪聲的好方案。儲存在這些集成電容里的能量也隨著供電電壓而成平方級下降。另外，在生產制造中，類似于封裝電容環(huán)形電感和輸電線的串聯電阻這樣的封裝過濾元件參數將成指數增長。[1、Power Delivery section]。在本文中，我們將介紹主動噪聲調整（ANR）和主動VLSI封裝（AVP）。這些方法具有以下優(yōu)點：接近于負載元件；隨電壓而成平方級增長的電容儲能以便于在需要的位置配置穩(wěn)定的電荷池――近似于高電流密度和高速暫態(tài)負載。

確保技術效能的一個關鍵要求就是對高性能ULSI元件電源格的動態(tài)噪聲行為的準確的理解。用來分析多重芯片電源格的完整堆棧、分布式負載、漏電流、退耦電容、封裝格、外部連接性和封裝元件的工具對這種理解顯得有些牽強。這種工具可以把整個系統(tǒng)的噪聲的空間和時間變化形象化，也給設計者提供了詳細的芯片動態(tài)噪聲和臨界路徑活動的互動信息。另外，這些工具還提供了一個ANR和其它有源/無源封裝元件的噪聲最小化沖突的動態(tài)信息。為了謹慎地設計布局和ANR開啟時序、無源退耦罩和其它單芯或多芯系統(tǒng)元件，它們提供了設計方法。真正的動態(tài)噪聲分析需要有對一個電源格（包括電源所有部分的電源環(huán)狀電感、芯片內外駐波諧振器和電阻能耗在內）的所有關鍵元素建模的能力。本文作者經常使用用于高性能系統(tǒng)的動態(tài)噪聲精密分析的PowerESL工具。

主動噪聲調整主動噪聲調整是一個無損技術，它可以給出高性能ULSI系統(tǒng)和元件（如微處理器、SoCs、SiPs和多核）的電源完善性信息。在保證性能的前提下，高性能高能耗器件在運行過程中頻繁轉換工作狀態(tài)以降低功耗。當有應用程序運行在處理器上的時候，高性能器件的工作狀態(tài)就會轉換，而這些轉換可能產生對電流需求的巨大變化，這樣就可能在排空高帶寬負載附近存儲的電荷的同時引起輸電網絡共振。主動噪聲調整通過對負載元件電源格快速的可控的本地充電來察覺這個問題。圖1顯示一個嵌入的ANR元件就好像一個FET轉換器件。ANR與一個作為電荷池的電容相連，這個電容的充電過程有兩個途徑：通過連有外部高壓電源的電源線或者由系統(tǒng)設計決定的電荷泵來填充。這樣就可以通過一個電荷池給ANR提供高于工作過程中的負載很多倍的電荷。

圖一：ANR元件嵌入圖（專利申請中）

在本文中，我們要討論并展示在一個高性能芯片電源格中ANR的影響。ANR（或者ANR陣列）通過圖6中很短的導線連接到負載元件。因此ANR就可以完全掌握負載供電的空間和時間變化。當ANR偵測到（或者被告知）在所連接的負載元件供電格點或格區(qū)中發(fā)生了變化（稱為電壓消沉事件）時，它就會初始化從電荷池到負載電源格的補償電流。經過一個短暫周期的強電流，ANR通過一個可控方式把它切斷，使電荷池重新充滿為其它的暫態(tài)事件做好準備。

圖2顯示了一個高速系統(tǒng)中的ANR的模擬應用結果，該系統(tǒng)中的負載1和負載2電流同圖1。動畫顯示了系統(tǒng)輸電堆棧對供電狀態(tài)變換的響應。這個模擬通過模擬芯片格和輸電系統(tǒng)所有元件的一個分布式模型實現。不同的格間供電電壓引起了不同的向下的偏移，這些偏移被稱作“消沉”。這些消沉降低了芯片區(qū)域的的供電能力并阻礙了芯片工作頻率該完成的功能。

圖2：在一個高速系統(tǒng)中使用ANR的分布式模型的模擬結果。曲面顯示了芯片表面所有點的供電變化Δ（Vdd－Vss）。這個模型包括了一個計算格導線電勢變化的電場解。這個工具還計算了電介質中的電壓變化。在一個標準單核工作站（包含ANR功能）上運行一個6ns、15個時鐘周期的模擬需要大概10分鐘左右的時間。

曲面右側的負載工作于沒有ANR的狀態(tài)，而左側的負載顯示了包含ANR功能以后對于同樣的負載電流的格響應。我們可以看到：在ANR開啟以后，電壓消沉或減低性能的噪聲顯著地減弱了。

圖3顯示了在芯片格接近兩個負載中心位置的供電電壓。

圖3：在芯片表面包含與未包含ANR的負載電流引起的供電噪聲。當節(jié)電狀態(tài)變化時，功能塊被打開或關閉，這時，設備通過ANR的過濾器調整到更低頻率的系統(tǒng)級暫態(tài)。高頻噪聲也顯著降低。

從這些結果來看，很顯然，ANR對控制低頻系統(tǒng)級暫態(tài)特別有效。當檢測到消沉的時候，ANR可以同樣有效地檢測到過充。低頻消沉和過充與供電電路電感與封裝和系統(tǒng)板電容有關，在高速系統(tǒng)里常常是影響性能的最重要的噪聲元件。ANR可以被用于降低各種頻率的噪聲幅。它們也可以修改頻譜以便把供電噪聲移動到系統(tǒng)共振頻率以外。這個移動的效果如圖4。圖4還顯示了沿著兩條長導線的噪聲傳播。a曲線被連到ANR電路附近的封裝格，b曲線位于沒有ANR的負載附近。ANR引起的頻率移動和對應的波長減小對系統(tǒng)的噪聲都有明顯的影響。

圖4：沿著兩條導線的分布式Vdd和Vss供電變化。該模擬包含了一個連接到芯片場解的對稱導線對的列表。ANR通過減弱臨近導體的共振來改變噪聲頻譜。

動態(tài)噪聲取決于漏電流和電壓

電源噪聲的頻譜構成的考量對尋求系統(tǒng)中的速度和功耗的平衡點很重要。圖5中是一個簡化了的系統(tǒng)功耗格模型。

圖5：簡化的功耗格模型

在這個模型中，負載端壓降由下式給出：

一般來說，負載電流（I）是供電噪聲的非線性函數，并且(3)只有數字解。然而，我們可以看到一些對負載電流使用近靜態(tài)近似的典型的功耗格性能的原委。例如，今天的先進工藝相對于過去有著更高的靜態(tài)漏電流。動態(tài)壓降提供了一個可以降低總體噪聲級別的負反饋，漏電流也隨之迅速下降。對系統(tǒng)負載電流做一次近似（三極管漏電流隨供電電壓線性增長）：

這樣一個大靜態(tài)漏電流使系統(tǒng)噪聲整體減弱。然而，依靠靜態(tài)漏電流的減弱效應意味著系統(tǒng)能耗要遠高于它的需要。并且，在任何情況下，即使有了大靜態(tài)漏電流對總功耗的貢獻，IC中任一特殊位置的同步動態(tài)電流密度峰值好像都比同一地點的單位面積靜態(tài)電流大得多。

需要注意的是，只要漏電流隨電壓單調遞增都將得到這個負反饋（例如MOSFET）。這樣就保證了(3)式中在任何時刻都至少有兩項大于等于零。

對于更高的頻率，(3)式中剩下的項不能再被忽略。假設我們現在切斷負載電流。電源噪聲可以被寫為：

在Q>0.5的電網中，當噪聲源關掉之后，網格要繼續(xù)振蕩大概Q個周期。系統(tǒng)的Q值取決于L和C中儲存的能量與R中消耗的能量比值。如果系統(tǒng)是為高效輸能（高Q）而設計的，那么在連續(xù)的周期中，網格里產生的噪聲能量在單周期里要保持一個更大的比例。這個能量足以支持IC中的負載。然而，低功耗系統(tǒng)還擁有很大的動態(tài)電壓消沉，特別在共振頻率wo附近的時候。即使設計者使用諸如低漏電流工藝和電路設計技術這樣的用來降低能量損失的設計，動態(tài)噪聲的增大也是無法避免的。ANR給設計者提供了高速系統(tǒng)中降低噪聲而不會產生額外的熱量的方法。用ANR增大系統(tǒng)Q值，不是通過降低電阻，而是利用了隨電壓成平方增長的電容中的能量來給負載供電的優(yōu)勢。這個可以在負載端保持高電壓而低能量損失的優(yōu)勢自從輸電技術的早期就為人所熟知?，F在在高速系統(tǒng)中可以通過ANR來發(fā)揮這個優(yōu)勢。

有源VLSI封裝中，一個嚴重的限制是芯片電容儲存電荷的能力遵從下面的關系：

這里使用的是單位面積的電荷和電容，E是儲存電荷設備里的電場強度。

在一個MOS電容里，芯片內集成的單位面積的電容很典型。大多數的生產工藝都盡量使MOS電容的尺寸（柵絕緣層厚度）達到最小，接近于柵絕緣層可靠性的極限。因此，在MOS電容中使用更高電壓來提高電位面積的儲存電荷（和能量）的方案是不可行的，既然耐高壓設備必然要有一個更厚的柵絕緣層，因此就要跟所求的高壓大致成比例地降低單位面積的電容。

封裝電容的重要性已經在一些大面積處理器制造商的生產中廣泛體現出來。即使是出現一個land-side封裝電容，集成的對模（on-die）電容配額似乎也無法適應元件的性能（最大頻率）。Land-side封裝電容緊貼在處理器封裝襯底的對面的下面，這樣封裝襯底的厚度將這個電容和處理器電路分隔開來。這是裝配中離電路最近的電容之一，它的電容值很大，無論從物理還是從電學角度，它都積累了很多的電荷。換句話說，集成的芯片電容會很大。因此，降低噪聲的電容值要比設計的封裝電容大得多。因此封裝電阻在保持處理器電源完善性上顯得更加有效。

另有實踐經驗證明，保留一少部分而取消大多數封裝電容對處理器的性能的影響也似乎很小。這個結果表明理解一個芯片格中動態(tài)噪聲的準確的空間和時間性質的重要性；一個弱動態(tài)噪聲位置或者芯片的動態(tài)噪聲不符合一個臨界電路或電路路徑處的封裝電容在優(yōu)化電源完善性管理的時候不會很有用。

像封裝電容這樣的無源設備的一個關鍵限制就是它們是“reactive”設備。換句話說，它們會根據周圍的電學條件的變化而有所反應。因此只有在一個電容兩端有很明顯的電壓變化率的時候，它才可以提供一個電流。所以，當一個電容被當作電荷池的時候，它們不能主動地提供大量電荷來消除電壓的瞬間或暫態(tài)變化。它只有遇到一個很顯著的電壓變化或者消沉的時候才會提供電荷。

另外，這些電容的有效串聯電阻（ESR）和有效串聯電感（ESL）有個確定的值，因此用生產和設備設計改進來降低這些干擾因素的值是沒有幫助的。然而低ESR值卻有助于最小化提供電荷的電容電壓和能耗。而低ESR無助于抑制負載性質變化引起的供電格振蕩。所以無源設備對消除供電電壓變化沒有幫助。

在有源VLSI封裝中，封裝電容與land-side ANR設備結合在一起（圖6）。這些結果把高壓池電容和控制電路放在距離處理器和SoC模正好一個封裝襯底厚度的位置。ANR設備利用這些電荷池的高電能儲存能力來給對模（on-die）電源格預儲存電荷。那么這個技術就可以主動控制動態(tài)電源噪聲而消耗最少的能量。另外，主動噪聲控制器提供了一個將動態(tài)抑制阻抗引入到芯片的輸電系統(tǒng)中的方法，這樣就事先控制了供電共振。

圖6：ANR和LVR設備可以安裝到封裝或PCB上，這樣就可以確保阻抗很小，并且連接到高性能IC的延遲路徑也最短（專利申請中）。

本地電壓調節(jié)器（LVR）中的ANR的發(fā)展提供了極高的帶寬、封裝能力、高效能量轉換。LVR利用與封裝電容和連接芯片電源格的供電路徑相關的干擾因素來提供極高的變頻能量轉換能力。LVR陣列增強了外部低壓供電并很大程度地提高了整個輸電系統(tǒng)的帶寬。這樣使高能SoC元件可以快速地調制電路的供電電壓以便于最小化平均耗電。使LVR與負載元件更加接近能夠確保SoC和LVR陣列的快速溝通，從而使供電電壓快速轉換，也有助于利用動態(tài)能量管理系統(tǒng)降低能耗。

結論

系統(tǒng)級模擬方法顯示有源噪聲調整可以被用于低能量損失格中的噪聲控制。這些工具和設計理念允許系統(tǒng)設計者提高對低噪聲高速系統(tǒng)的最小化能耗設計靈活性。另外，作者認為封裝不只限于提供能量和信號連接的通路，它還可以做很多事情。在RF和高速設計中，有一個現象越來越明顯，那就是封裝元件可以作為高性能無源器件以增強IC性能。RFID元件的封裝為電路提供了能量。使封裝元件更接近于IC，可以使它與SoC芯片更主動更同步，并且給能量和信號完善性管理提供了有效廉價的系統(tǒng)解決方案。ANR和LVR設備和陣列可以以無損方式修改已有IC和能量完善性管理系統(tǒng)的封裝結構。電路和系統(tǒng)封裝將在系統(tǒng)功能和性能中扮演一個“積極”的角色，并將集成推動到納米技術時代。

參考文獻

[1] R. Mahajan, Raj Nair et al., Emerging Directions for Packaging Technologies, ITJ 2002.