<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 設(shè)計應(yīng)用 > NI矢量信號收發(fā)器的FPGA編程

          NI矢量信號收發(fā)器的FPGA編程

          作者: 時間:2014-07-11 來源:網(wǎng)絡(luò) 收藏

          本文引用地址:http://www.ex-cimer.com/article/259368.htm

          PXIe-5644R的軟件安裝程序能夠創(chuàng)建具有不同特征的多個項目樣例。最類似于默認(rèn)VSA和VSG功能的項目是Simple VSA/VSG項目樣例。此項目樣例提供了與其他VSA和VSG API相似的主機(jī)接口。Simple VSA/VSG項目樣例的高層架構(gòu)和數(shù)據(jù)流如圖5所示。

          圖 5. Simple VSA/VSG項目樣例在主機(jī)和FPGA上聚集儀器設(shè)計庫,提供了一個VSA和VSG用戶所熟悉的起點

          從Simple VSA/VSG項目樣例的FPGA VI開始,有四個主要回路,一些附加功能位于過程subVI內(nèi)。為配置 VST的所有可編程組件,以及FPGA上的一些儀器設(shè)計庫,配置回路從主機(jī)處接收寄存器和設(shè)置,然后將其分布至各個FPGA子系統(tǒng)和外部電路。為了提高性 能以及使主機(jī)上的多個過程均能夠獨立訪問,有兩個寄存器總線。一個用于采集,另一個用于生成,并且每一個都必須能夠配置共享資源,例如計時。

          圖 6. 配置回路負(fù)責(zé)接收主機(jī)的數(shù)據(jù)以及對儀器進(jìn)行編程

          RF輸入回路獲取模數(shù)轉(zhuǎn)換器(ADC)的數(shù)據(jù);進(jìn)行復(fù)矢量校準(zhǔn);并進(jìn)行頻移、相位校準(zhǔn)、減損,以及可變、部分、防混疊抽選。另外,RF輸入回路還實現(xiàn)了同步以及數(shù)字式功率水平觸發(fā),然后將數(shù)據(jù)寫入FIFO,并最終寫入DRAM。



          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();