HFA3783芯片在類零中頻接收機(jī)中的應(yīng)用

關(guān)鍵詞： HFA3783；調(diào)制；解調(diào)；類零中頻接收機(jī)

引言
眾所周知，傳統(tǒng)的“超外差”式無(wú)線接收機(jī)工作流程如下：微弱的高頻無(wú)線電信號(hào)必須通過(guò)一級(jí)或幾級(jí)的混頻電路，才能去掉其它信道的干擾并獲得足夠的增益，最終完成解調(diào)，取出所需的信息。
為了克服“超外差”式無(wú)線接收機(jī)存在的鏡像干擾和需要高Q值濾波器等缺陷，人們提出了零中頻接收機(jī)的概念。這種被稱為直接變頻(Direct-Conversion)或零中頻(Zero-IF)的結(jié)構(gòu)存在以下優(yōu)點(diǎn)：(1)中頻頻率為零，不存在鏡像干擾問(wèn)題；(2)信道選擇在低頻進(jìn)行，可以很方便地利用集成電路對(duì)信號(hào)進(jìn)行數(shù)字化處理。
但是零中頻接收機(jī)也存在著直流偏移和低頻噪聲等不易消除的障礙，于是又有人提出了二次變頻寬中頻(Dual-Conversion wih Wideband Fisrt IF)接收機(jī)。這種接收機(jī)在第一次變頻時(shí)將高頻信號(hào)變到一個(gè)較高的中頻上，第二次變頻輸出則是零中頻。本文采取的就是這種類零中頻接收機(jī)的結(jié)構(gòu)。圖1給出了其工作原理圖。

HFA3783芯片功能及結(jié)構(gòu)
HFA3783是Intersil公司為半雙工無(wú)線應(yīng)用而推出的綜合芯片，它包含了正交調(diào)制和I/Q路解調(diào)所有必需的功能模塊。它的中頻接收AGC放大器具有600 MHz 頻率響應(yīng)范圍和70 dB電壓增益，并且有超過(guò)70 dB的增益控制范圍；發(fā)送輸出也有70 dB的增益控制范圍。它的接收和發(fā)送中頻可以共用一個(gè)差分匹配濾波網(wǎng)絡(luò)，以減少在單中頻半雙工發(fā)送器中所必需的濾波器件數(shù)量。在接收模式中有直流偏置校正電路和中頻電平檢測(cè)等功能。其內(nèi)部混頻器由一個(gè)寬帶正交本振發(fā)生器驅(qū)動(dòng)，中頻頻率設(shè)置及PLL環(huán)同步參數(shù)由一個(gè)3線串行接口控制，它只需要低電平的外部VCO和頻率可達(dá)50 MHz的參考源。其功能模塊如圖2所示。
它的主要特性如下：
綜合了中頻發(fā)送和接收所有的功能，寬幅度的正交頻率范圍為70 至 600MHz，中頻AGC動(dòng)態(tài)范圍為69dB，具有直流耦合基帶接口和接收直流偏移校正環(huán)路，使用3線串行接口控制PLL環(huán)同步，本振驅(qū)動(dòng)電平為-15dBm，發(fā)送/接收功能切換<1μs，具備電源管理/等待模式和單電壓(2.7V~3.3V)供電。

圖1 二次變頻寬中頻式接收機(jī)原理圖

圖2 HFA3783功能模塊圖

圖3 同步串口時(shí)序圖

圖4 類零中頻接收機(jī)的電路框圖

參數(shù)設(shè)置及寄存器功能
HFA3783由于是半雙工模式，其需要輸入管腳PE1、PE2和寄存器M的最低位M(0)來(lái)定義發(fā)送/接收的工作狀態(tài)。它的真值表見(jiàn)表1。
HFA3783共有5個(gè)內(nèi)部功能寄存器，它們都是通過(guò)3線串行接口來(lái)設(shè)置，這3根輸入管腳分別為：時(shí)鐘(CLK)、數(shù)據(jù)(DATA)、鎖存(LE)，其輸入時(shí)序如圖3所示。
當(dāng)數(shù)據(jù)輸入滿20位時(shí)，輸入一個(gè)鎖存信號(hào)，HFA3783通過(guò)比較低2位數(shù)據(jù)來(lái)判斷是給哪一個(gè)寄存器進(jìn)行設(shè)置，其具體設(shè)置如表2。
其中，R為參考源的分頻比， A/B及M(2)為VCO分頻系數(shù)。HFA3783通過(guò)對(duì)經(jīng)過(guò)分頻的參考頻率REF/R和分頻后的VCO/[P*B+A] 進(jìn)行比較，來(lái)控制VCO的調(diào)諧電壓，最終使PLL環(huán)鎖定用戶所設(shè)置的頻率。
C寄存器的值決定在接收模式中校正直流偏置電平的頻率及時(shí)間。校正時(shí)間計(jì)算公式為：
校正時(shí)間=22×
其中fREFIN為MHz級(jí)。
M為工作模式寄存器，它必須首先被設(shè)置，其次才是其它寄存器。

類零中頻接收機(jī)的電路實(shí)現(xiàn)
射頻段由于是采用傳統(tǒng)的結(jié)構(gòu)，在這里我們不再贅述。其電路框圖如圖4所示。
這里，使用FPGA對(duì)HFA3783進(jìn)行參數(shù)配置，用FPGA和DSP協(xié)同處理基帶數(shù)據(jù)。在基帶處理時(shí)，低層的信號(hào)預(yù)處理算法處理的數(shù)據(jù)量大，對(duì)處理的速度要求高，但運(yùn)算結(jié)構(gòu)相對(duì)簡(jiǎn)單，因而適于用FPGA進(jìn)行硬件實(shí)現(xiàn)。相比之下，高層處理算法所處理的數(shù)據(jù)量相對(duì)較小，但算法的控制結(jié)構(gòu)復(fù)雜，適于用運(yùn)算速度高、尋址方式靈活、通信機(jī)制強(qiáng)大的DSP芯片來(lái)實(shí)現(xiàn)。

結(jié)語(yǔ)
由于HFA3783除了調(diào)制、解調(diào)電路之外，其內(nèi)部還綜合了中頻放大、AGC、基帶低通濾波等電路，這樣，類零中頻接收機(jī)的中頻電路僅需要很少的器件，而且調(diào)試起來(lái)也比較方便；并且HFA3783還能給A/D采樣提供一個(gè)1.2V的參考電平，提高A/D采樣精度。
但我們?cè)谟布{(diào)試時(shí)發(fā)現(xiàn)有幾個(gè)問(wèn)題必須注意：
* VCO和參考頻率的分頻系數(shù)與本振的PLL環(huán)相位噪聲是一對(duì)矛盾：分頻系數(shù)選得小，PLL環(huán)就有可能不能正常鎖定；分頻系數(shù)選得大，PLL環(huán)相位噪聲也相應(yīng)地增大了，這就需要通過(guò)具體地調(diào)試來(lái)選擇一個(gè)折衷的方案。
* 阻抗匹配需要認(rèn)真考慮。在HFA3783的中頻輸入、輸出端，可以共用一個(gè)濾波匹配網(wǎng)絡(luò)，其阻抗為250W。
* HFA3783的發(fā)基帶需要1.3V的偏置電壓，否則發(fā)中頻不能正常工作。
本文介紹的類零中頻接收機(jī)的方案已成功地應(yīng)用在某型擴(kuò)頻單元中，各項(xiàng)性能指標(biāo)均達(dá)到要求。■

參考文獻(xiàn)
1 HFA3783 data sheet，Intersil Americas Inc， 2001
2 陳志恒等，零中頻無(wú)線接收機(jī)：理想、現(xiàn)實(shí)和演化，電子產(chǎn)品世界，2002(11)