采用PLL技術(shù)的接收機(jī)射頻前端的設(shè)計(jì)

3.3、解調(diào)

接收機(jī)解調(diào)部分采用AD 公司的解調(diào)芯片，該芯片工作頻率從50MHz 到1000MHz，包括正交下變頻器，內(nèi)置可控增益放大器和偏置電路。其內(nèi)置VGA，控制電壓由外部提供并可調(diào)增益大小，增益可調(diào)范圍為44dB。

輸入芯片的中頻信號(hào)為了滿足芯片的輸入功率要求，加入了功率驅(qū)動(dòng)放大鏈路，經(jīng)放大后輸入解調(diào)芯片的功率約為-40dBm 左右。因?yàn)榻庹{(diào)芯片對(duì)第二本振信號(hào)內(nèi)置了二分頻器，所以第二本振信號(hào)頻率應(yīng)該是所需頻率的兩倍。

輸出的I/Q 兩路信號(hào)分別再經(jīng)過運(yùn)放電路進(jìn)行放大，最終輸出給數(shù)字基帶部分進(jìn)行處理。

4、實(shí)際測(cè)試結(jié)果

實(shí)際測(cè)時(shí)，輸入信號(hào)頻率為831MHz，通過在單片機(jī)編寫控制字程序設(shè)置第一本振和第二本振的輸出頻率，第一次混頻后得到的中頻信號(hào)頻率為140MHz，第二次混頻后解調(diào)輸出頻率為1MHz 的I/Q 兩路信號(hào)。本振的輸出信號(hào)如下圖所示：

圖6、（a）第一本振輸出（b）第二本振輸出

可以看到鎖相環(huán)完成頻率鎖定，第一本振鎖定在691MHz，因?yàn)榻庹{(diào)芯片對(duì)第二本振信號(hào)內(nèi)置了二分頻器，故第二本振設(shè)計(jì)鎖定在278MHz。從圖中可知輸 出信號(hào)雜散均小于-70dBc，鎖相芯片在它要求的頻率上工作正常，設(shè)計(jì)的結(jié)果也符合了系統(tǒng)對(duì)PLL 本振電路的要求。在鎖相環(huán)輸出信號(hào)之后，加入一個(gè)衰減網(wǎng)絡(luò)，使輸入到混頻器和解調(diào)芯片的本振信號(hào)功率滿足器件輸入功率要求。

接著對(duì)整機(jī)進(jìn)行測(cè)試，結(jié)果如下：

圖7、實(shí)際解調(diào)輸出信號(hào)

解調(diào)輸出后得到信號(hào)頻率為1MHz 的基帶信號(hào)。固定AGC 增益值的情況下，即此時(shí)衰減值固定為0dBm，改變輸入射頻信號(hào)的功率，每增加10dBm，輸出I/Q 信號(hào)功率增加約為10dBm，整機(jī)線性度^[10]良好，注意此時(shí)應(yīng)該在較低功率范圍內(nèi)調(diào)節(jié)輸入功率，保證輸出I/Q信號(hào)功率不會(huì)過大。經(jīng)測(cè)試，接收機(jī)的最小可接收檢測(cè)信號(hào)功率約-118dBm。

在 接收機(jī)中，解調(diào)輸出I/Q 兩路平衡是非常重要的指標(biāo)。由于接收機(jī)信道特性不同，本振信號(hào)相位誤差等諸多的因素都會(huì)導(dǎo)致I/Q 兩路基帶信號(hào)增益不平衡。若I/Q 失配，則會(huì)導(dǎo)致I/Q 誤碼率增高，嚴(yán)重影響解調(diào)性能。在本設(shè)計(jì)中，在選取芯片、設(shè)計(jì)電路中充分考慮到此問題，實(shí)際I/Q 兩路輸出基本做到了平衡輸出。

5、結(jié)論

本文研究了使用PLL 的接收機(jī)原理和實(shí)現(xiàn)方案，并成功的用軟硬件平臺(tái)對(duì)其實(shí)現(xiàn)。本文的創(chuàng)新點(diǎn)在于成功的運(yùn)用兩個(gè)鎖相環(huán)電路實(shí)現(xiàn)第一、二本振信號(hào)，試驗(yàn)結(jié)果表明鎖相環(huán)有鎖定時(shí)間短，相位噪聲小，性能穩(wěn)定等優(yōu)點(diǎn)。實(shí)測(cè)結(jié)果表明接收機(jī)性能良好，指標(biāo)達(dá)到了系統(tǒng)設(shè)計(jì)要求。

現(xiàn)代射頻接收機(jī)主要是向高線性、大動(dòng)態(tài)范圍，高靈敏度，高分辨率等方面發(fā)展。如何采取有效的方法來提高接收機(jī)的抗干擾能力，降低超外差式接收機(jī)的成本，使得整體性能得以改進(jìn)，是當(dāng)今研究的熱點(diǎn)方向，對(duì)接收機(jī)的研究有著非常重要的意義。