CMOS PA陷入成本和性能兩難，“單芯片手機(jī)”夢(mèng)受阻

作者：劉輝 liuh@szsia.com 本文原刊載于《集成電路應(yīng)用》雜志5月刊

[引言]
砷化鎵PA是CMOS工藝通向“單芯片手機(jī)”之路上的最后堡壘。這個(gè)堡壘并不易攻克，因?yàn)?a class="contentlabel" href="http://www.ex-cimer.com/news/listbylabel/label/CMOS">CMOS PA的性能比不上砷化鎵PA，而提高性能帶來的成本增加則會(huì)讓CMOS PA失去成本優(yōu)勢(shì)。

在基帶、電源管理和射頻收發(fā)等關(guān)鍵器件相繼被CMOS工藝集成后，采用砷化鎵工藝的功率放大器（PA），成為CMOS工藝通向真正的“單芯片手機(jī)”的最后堡壘。多家初創(chuàng)公司一直致力用CMOS PA替代砷化鎵PA，其中AXIOM已經(jīng)在2G手機(jī)上實(shí)現(xiàn)了千萬級(jí)的出貨量，而Javelin也宣稱今年6月份將量產(chǎn)CMOS工藝的3G PA。

但和初創(chuàng)公司的高調(diào)相比，RFMD、Anadigics和英飛凌等現(xiàn)有供應(yīng)商仍對(duì)CMOS PA持懷疑態(tài)度，認(rèn)為CMOS PA很難在成本和性能上取得平衡，即使是收購了AXIOM的Skyworks也認(rèn)為CMOS PA在3G和4G等高端應(yīng)用市場(chǎng)空間有限。而SiGe半導(dǎo)體等公司則在走中間路線，認(rèn)為取代砷化鎵功放的將是SiGe BiCOMS工藝，而不是CMOS工藝。

成本和性能難以平衡，CMOS PA限于2G市場(chǎng)

眾所周知，因?yàn)榉夏柖?，CMOS工藝的優(yōu)勢(shì)是低成本、低功耗和高集成度等，從某種意義上來說，半導(dǎo)體技術(shù)發(fā)展的歷史就是CMOS工藝進(jìn)步的歷史。Javelin公司的CEO Brad Fluke表示：“歷史證明，一旦可以基本滿足某項(xiàng)應(yīng)用所需的性能，那么在和其它工藝的競爭中，CMOS工藝總是勝利者。”

問題是，目前CMOS PA仍然難以在成本和性能間取得平衡，CMOS PA既達(dá)不到砷化鎵功放的性能，成本優(yōu)勢(shì)也并非絕對(duì)。

一方面，雖然CMOS晶圓比砷化鎵晶圓便宜很多，但CMOS功放的面積比砷化鎵功放大，最終單個(gè)器件的成本優(yōu)勢(shì)并不像想象的那么明顯。目前6英寸GaAs晶圓可以產(chǎn)出大約為5,000～10,000片功放，而8英寸硅晶圓可以產(chǎn)出的功放數(shù)量要比這個(gè)數(shù)目少的多。這是由于CMOS器件本身的特性決定的。RFMD公司的專家表示：“在CMOS 器件中，電流是沿著晶片表面橫向流動(dòng)的水平電流，而砷化鎵HBT工藝器件，電流流動(dòng)是縱向流動(dòng)的垂直電流。所以砷化鎵功放可以做到比CMOS功放小50%到70%。”

另一方面，從功放應(yīng)用看，相對(duì)于CMOS器件，砷化鎵器件有物理材料上的優(yōu)勢(shì)。雖然CMOS器件這方面的缺陷可以用更復(fù)雜的設(shè)計(jì)來彌補(bǔ)，但是這樣一來，會(huì)大幅提高成本。比如絕緣硅(SOI)技術(shù)在射頻領(lǐng)域中的應(yīng)用。相比體硅基板上的CMOS晶體管，SOI技術(shù)提升了電子遷移率，有助于緩解大功率、高效率CMOS 功放制造中的一些問題。但CMOS SOI晶圓的成本遠(yuǎn)遠(yuǎn)高于常見模擬/混合信號(hào)CMOS工藝技術(shù)的成本。因此在3G/4G應(yīng)用中，CMOS的成本優(yōu)勢(shì)會(huì)更小，因?yàn)楦咝阅芤蟛捎酶鼜?fù)雜、昂貴的架構(gòu)設(shè)計(jì)。

對(duì)此，深圳廣迪克科技有限公司總經(jīng)理徐杰表示：“如果采用同樣的工藝節(jié)點(diǎn)，CMOS PA能應(yīng)用的頻率比砷化鎵PA要低得多。”作為新興的射頻PA供應(yīng)商，廣迪克的砷化鎵PA已經(jīng)開始大量出貨，據(jù)稱在效率、最高功率等方面都達(dá)到了國際同類產(chǎn)品的水平。為了把握PA的技術(shù)發(fā)展趨勢(shì)，2009年末徐杰專程前往美國考察CMOS PA技術(shù)發(fā)展情況，得出的結(jié)論是近期CMOS PA不會(huì)成為主流，因此更堅(jiān)定了開發(fā)砷化鎵PA的決心。

因此，在2G手機(jī)等低端應(yīng)用中，由于對(duì)線性度、頻率、擊穿電壓、峰值電流、效率的要求相對(duì)較低，不需要CMOS PA采用太過復(fù)雜、昂貴的設(shè)計(jì)，因?yàn)槌杀緝?yōu)勢(shì)，未來CMOS PA的市場(chǎng)份額可能持續(xù)擴(kuò)大，但在3G/4G等高端應(yīng)用中，受限于性能和復(fù)雜設(shè)計(jì)的成本提升,CMOS PA近期不會(huì)大規(guī)模取代砷化鎵功放。

圖：2008年全球砷化鎵PA供應(yīng)商排名

這從Skyworks已經(jīng)售出總量超過 2,500 萬顆的GPRS應(yīng)用 CMOS功放中就可見一斑。Skyworks的市場(chǎng)總監(jiān)Thomas表示：“在對(duì)性能不十分苛求的市場(chǎng)領(lǐng)域，CMOS PA的合理成本已經(jīng)使其在 GPRS 應(yīng)用上極具競爭力，成為 GaAs功放的替代產(chǎn)品，我們相信，這種趨勢(shì)還將持續(xù)下去。”

但Thomas也坦承，在3G/4G應(yīng)用上，砷化鎵依然具有顯著的性能優(yōu)勢(shì)，CMOS的成本優(yōu)勢(shì)也不再明顯，因此在這些無線技術(shù)領(lǐng)域，CMOS PA的市場(chǎng)占有率不會(huì)有大幅提升。

例如在WCDMA應(yīng)用中，大電流持續(xù)時(shí)間較長，電流達(dá)到400-500mA，而目前2G應(yīng)用中的CMOS功放，電流超過300mA就無法承受。當(dāng)然可以通過更復(fù)雜的架構(gòu)設(shè)計(jì)提高CMOS功放的性能，但復(fù)雜的設(shè)計(jì)意味著更高的價(jià)格。

這些性能挑戰(zhàn)是由CMOS晶體管本身的物理結(jié)構(gòu)所決定的。對(duì)于CMOS功放，要提高效率，需要較小的晶體管；而要增大功率，又需要較大的晶體管，這是一個(gè)難以調(diào)和的矛盾。SiGe公司亞太區(qū)市場(chǎng)總監(jiān)高國洪表示：“CMOS功放由于輸出阻抗極低，又很難建立50歐姆負(fù)載的帶寬匹配，因此 CMOS 功放輸出級(jí)的“穩(wěn)健性”(耐受天線阻抗大幅改變的能力)不太好。為了增強(qiáng)互聯(lián)網(wǎng)接入能力，增加使用iPhone等智能電話時(shí)的多媒體性能，手機(jī)網(wǎng)絡(luò)不斷提高工作頻率和帶寬，CMOS 功放因此面臨著越來越嚴(yán)峻的挑戰(zhàn)。”

CMOS帶來的“單芯片手機(jī)”夢(mèng)想和現(xiàn)實(shí)

隨著CMOS PA開始商用，將PA和同樣采用CMOS工藝的基帶、RF和電源管理芯片集成在一起形成真正意義上的“單芯片手機(jī)”，是業(yè)界很自然的想法，也是PA CMOS化的革命性意義所在。然而，現(xiàn)實(shí)是，，由于對(duì)功放和基帶芯片的性能要求不同，采用的工藝節(jié)點(diǎn)不同，目前來看，將它們集成在一起的可能性不大。

設(shè)計(jì)功放，器件擊穿電壓是一個(gè)非常重要的指標(biāo)。RFMD的專家表示：“對(duì)于功放，需要高擊穿電壓，這需要CMOS有長柵極。但是對(duì)于小信號(hào)或者基帶芯片，柵極長度越來越小。CMOS功放和小信號(hào)以及基帶芯片要求的硅技術(shù)是不一樣的，集成在一起很困難。”
現(xiàn)有CMOS功放的技術(shù)節(jié)點(diǎn)在90nm或130nm，這就給集成CMOS功放設(shè)定了一個(gè)硬性限制，當(dāng)射頻收發(fā)器、基帶芯片或芯片組向65nm或32nm演進(jìn)時(shí)，將不得不重建功放架構(gòu)。此外，正常情況下，若器件向更小的集合尺寸發(fā)展，成本會(huì)隨之降低，而計(jì)算速度會(huì)進(jìn)一步提升。但如果集成時(shí)要遷就90nm工藝的CMOS功放，基帶芯片等的成本降低和計(jì)算速度提升就會(huì)受到限制。高國洪也表示：“把CMOS 功放與RF收發(fā)器和數(shù)字基帶功能一起集成在相同的芯片上，這樣做的價(jià)值實(shí)際上非常小。”Thomas甚至表示：“從芯片成品率的角度考慮，將不同工藝節(jié)點(diǎn)的組件集成會(huì)帶來更多的成本。”

SiCMOS工藝：通往硅PA的現(xiàn)實(shí)路線?

硅基功放包括BiCMOS 和 CMOS器件，使用SiGe BiCMOS工藝的功放既具備接近砷化鎵功放的性能，又具備低端CMOS 功放所具備的成本優(yōu)勢(shì)。高國洪宣稱：“在短期內(nèi)，取代砷化鎵功放的硅基技術(shù)將是SiGe BiCMOS，而不是 CMOS。”

成本上，高國洪宣稱：“盡管比起 150mm GaAs HBT晶圓，帶有8至10個(gè)金屬層的200mm CMOS 晶圓具有著顯著的芯片成本優(yōu)勢(shì)，但基于現(xiàn)有架構(gòu)的CMOS PA相對(duì)BiCMOS卻沒有成本優(yōu)勢(shì)。”高國洪解釋說，這是因?yàn)楝F(xiàn)在的CMOS PA 架構(gòu)是圍繞RF電感的使用而構(gòu)建的，能夠處理大射頻電流，但也因此而需要8至10個(gè)金屬層。相比180nm工藝技術(shù)節(jié)點(diǎn)下的傳統(tǒng)模擬/混合信號(hào)CMOS工藝技術(shù)，這些金屬層的增加致使晶圓成本提高了60%以上。此外，這些電感也使芯片尺寸大為增加?？紤]到額外金屬層和芯片尺寸增加的影響， BiCMOS PA 和 CMOS PA的芯片級(jí)成本實(shí)際上差不多。

性能上，高國洪表示：“目前已達(dá)到量產(chǎn)狀態(tài) (幾乎全用于手機(jī)) 的最好的CMOS功放的性能都明顯不如砷化鎵或BiCMOS功放。而且隨著 CMOS 器件的幾何尺寸縮小，要獲得GaAs 或 BiCMOS 功放性能變得更困難, 要生產(chǎn)出能夠克服這種缺點(diǎn)的CMOS 功放還得進(jìn)行更多的研究工作，并需要新的架構(gòu)。CMOS PA架構(gòu)若沒有重大的突破和創(chuàng)新，不可能克服其性能缺陷。”雖然SOI技術(shù)具有提升CMOS PA性能的潛力，但SOI的成本居高不下。高國洪認(rèn)為，用于射頻功放的CMOS SOI還需要數(shù)年時(shí)間才能夠?qū)⒊杀窘抵罛iCMOS的芯片級(jí)成本水平。

在WLAN應(yīng)用中BiCMOS功放已逐漸開始取代砷化鎵功放，而LTE、WiMAX和WLAN應(yīng)用相似，它們都使用了正交頻分復(fù)用(OFDM)技術(shù)。高國洪表示：“在4G手機(jī)和移動(dòng)設(shè)備中，鑒于硅鍺BiCMOS 是一種廣泛可用的制造工藝，而目前又在WLAN領(lǐng)域擁有強(qiáng)大的主導(dǎo)地位，所以在手機(jī)功放和前端模塊產(chǎn)品領(lǐng)域中，硅技術(shù)最終將取代GaAs似乎已是大勢(shì)所趨。”當(dāng)然他強(qiáng)調(diào),手機(jī)中GaAs PA最合邏輯的取代方法是轉(zhuǎn)向硅基技術(shù)，而非特定硅CMOS。因?yàn)橐怨桄NBiCMOS為首的硅BiCMOS，具有CMOS的所有成本優(yōu)勢(shì)和作為GaAs工藝核心的異質(zhì)結(jié)雙極型晶體管(HBT)的性能優(yōu)點(diǎn)。