<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 基于ARM+FPGA的大屏幕顯示器控制系統(tǒng)設計

          基于ARM+FPGA的大屏幕顯示器控制系統(tǒng)設計

          作者: 時間:2014-08-18 來源:網絡 收藏

            3 系統(tǒng)軟件設計

          本文引用地址:http://www.ex-cimer.com/article/261853.htm

            3.1 軟件設計

            根據該系統(tǒng)的設計需求,將軟件劃分如下幾個模塊分別形成獨立的程序文件:啟動代碼模塊、串口模塊、時鐘模塊、溫度和亮度傳感器模塊、FLASH 管理模塊、下載管理模塊和顯示模塊。啟動代碼用于初始化系統(tǒng)配置、初始化各個處理器模式下的棧空間,初始化目標板,引導C程序運行,用匯編語言編寫;串口模塊實現串口的發(fā)送、接收等基本功能;時鐘模塊實現RTC時間的設置與讀取等基本功能;溫度和亮度傳感器模塊實現溫度和亮度控制;Flash管理模塊實現外部FLASH擦除、存儲、分配的管理,將顯示指令和顯示信息進行存儲;下載管理模塊負責與上位機通訊,下載顯示指令和信息;顯示模塊負責顯示指令的解析以及顯示信息的提取,顯示效果的處理,包括出場模式和表演模式以及各種字體字形的產生,同時負責送灰度數據給,本設計以啟動代碼為例闡述源代碼的編寫。

            通常將啟動代碼劃分為5個文件:startup.s、IRQ.s、stack.s、heap.s和target.c。startup.s包含中斷向量表和系統(tǒng)初始化代碼;IRQ.s包含中斷服務程序與C程序的接口代碼;stack.s和heap.s保存C語言使用的堆和棧的開始位置;target.c包含目標板特殊的代碼,包括異常處理程序和目標板初始化程序。下面給出幾個關鍵的初始化程序段供參考。

            1.中斷向量表

            

           

            2.系統(tǒng)初始化代碼

            ResetInit

            BL Initstack;初始化芯片各種模式的堆棧

            BL TargetResetInit:目標板基本初始化

            B Main;跳轉到ADS提供的_ain函數處,它初始化函數庫并最終引導CPU進入main()函數

            3.初始化CPU堆棧Initstack(源代碼略)

            3.2 內部的功能模塊

            圖4為內部的功能模塊圖。FPGA將傳送過來的信號包括灰度數據(DATA)、系統(tǒng)時鐘(CLK)、幀同步信號(VSYNC)、行同步信號(HSYNC)、片選信號(CS2)和寫信號(WRITE)送入存儲器切換電路,存儲器切換電路將圖像數據(DAIA)分時送到靜態(tài)存儲器 SRAM1和靜態(tài)存儲器SKAM2進行存儲。SRAM1和SRAM2工作在交替讀寫狀態(tài),即向一片SRAM寫人數據的同時,從另一片SRAM中讀出數據;靜態(tài)存儲器的讀寫狀態(tài)由系統(tǒng)時鐘、幀同步、行同步以及片選信號來控制。讀地址發(fā)生器用于計算所需數據信息在存儲器中存儲的地址,以便保證LED大屏幕的正確顯示,它是由移位時鐘來控制產生15位讀地址信號,移位時鐘信號的工作頻率為4 MHz。讀地址發(fā)生器產生的讀地址信號在移位時鐘的作用下,產生4個分區(qū)鎖存信號,4個分區(qū)的顯示數據同時送人屏體,只有當鎖存信號有效時,才點亮顯示屏。從SRAM讀出的灰度數據DAIA送入灰度值發(fā)生器,并根據屏體顯示結構進行數據重組,轉化成LED顯示屏要求的上屏數據信號(紅、綠、藍灰度數據)。三色的上屏數據送入串行發(fā)送數據寄存器,并在移位時鐘的作用下串行發(fā)送至屏體。在將一片SRAM中的數據轉換后上屏的同時,通知微處理器發(fā)送下一屏數據。此外,還發(fā)送兩位亮度控制信號COMM0、COMM1和亮度數據信號COMM2。串行發(fā)送的亮度數據信號進入8位串并轉換電路,在 COMM0、COMM1的控制下,產生亮度信號。

            

           

            4 仿真及系統(tǒng)驗證

            使用ModelSim仿真用VHDL編寫的掃描驅動電路波形如圖5。從圖5可知,從ARM接收到的數據data(01010101)存入到外部擴展的存儲器SRAM2,m2ma是存儲器2的地址線,它根據控制信號(tp1,tp2,cs2,swite)的控制作用連續(xù)增加;cm2d是存儲器2的數據線,將data數據存入,則cm2d為01010101,同時從存儲器1中讀出數據,轉換后送給red0、ged0、bed0,從而驗證驅動電路的正確性。

            

           

            經硬件設計和軟件編碼與調試后,將ARM軟件源代碼通過ISP下載到ARM中的FLASH后復位運行,系統(tǒng)驗證了該設計的可靠性和正確性。

            5 結論

            本設計采用32位ARM嵌入式微處理器S3C4510B和32位FPGA掃描驅動電路芯片PolarProQLlP300,選用 IS61C1024靜態(tài)RAM作為緩存器,組成由多塊大屏幕LED顯示器構成的顯示系統(tǒng),選用ARM+RAM+FPGA設計方案,從而解決了系統(tǒng)的運行速度、尋址能力和功耗等問題,從而支持更大可視區(qū)域的穩(wěn)定顯示,存儲更多的顯示內容。

          fpga相關文章:fpga是什么


          led顯示器相關文章:led顯示器原理


          三相異步電動機相關文章:三相異步電動機原理

          上一頁 1 2 下一頁

          關鍵詞: ARM FPGA PLD

          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();