一種基于MCU內(nèi)部Flash的仿真器設(shè)計方法

　　用戶程序通過MCU的ISP(在線編程接口)編程到內(nèi)部Flash中，由Flash MCU的專用編程器完成。在設(shè)計bond-out MCU時，應(yīng)該考慮與非bond-out MCU在編程時管腳的一致性。

　　外部SRAM用來存儲監(jiān)控程序和監(jiān)時數(shù)據(jù)。

　　·跳轉(zhuǎn)態(tài)

　　一旦程序中斷事件發(fā)生，需要切換CPU的取指空間，跳轉(zhuǎn)到監(jiān)控程序窗口。

　　由于在程序中何處中斷是不可預(yù)知的，因此不可能在用戶程序中預(yù)先安插好用于空間 切換的跳轉(zhuǎn)指令。所以需要一個專門的狀態(tài)來插入跳轉(zhuǎn)指令碼和跳轉(zhuǎn)的目的地址，即監(jiān)控程序的入口地址，強制CPU運行監(jiān)控程序。監(jiān)控程序窗口是劃分CPU地 址空間時，為仿真功能預(yù)留的地址空間，空間大小視所需的監(jiān)控程序的大小而定，監(jiān)控程序的大小在一定程序上取決于仿真功能的強弱。

　　CPU從仿真接口讀跳轉(zhuǎn)指令碼和跳轉(zhuǎn)地址。MCU外部仿真邏輯同時使能程序空間切換信號，屏蔽MCU的所外部中斷，停止MCU中CPU外圍模塊的時鐘，也就相當(dāng)于屏蔽了MCU的所有內(nèi)部中斷。當(dāng)程序空間的切換完成后，仿真器進入監(jiān)控態(tài)，運行存儲在外部SRAM中的監(jiān)程序。

　　·監(jiān)控態(tài)

　　在監(jiān)控狀態(tài)下，CPU運行存儲在外部SRAM中的監(jiān)控程序;繼續(xù)禁止MCU的所有外部中斷，停止MCU中CPU外圍硬件模塊的時鐘。

　　監(jiān)控程序的任務(wù)是獲取MCU當(dāng)前的狀態(tài)，接受軟件的調(diào)試命令，控制MCU的下一 步運行。監(jiān)控程序可以寫得很簡單，僅僅獲取CPU特殊寄存器和外圍硬件寄存器的值，實現(xiàn)監(jiān)視功能。也可以有比較完備的功能，例如接收用戶的調(diào)試指令，修改 其中一些寄存器的值，命使得MCU再次運行時，按照用戶的調(diào)試要求往下運行。這需要在MCU設(shè)計時，保證在CPU外圍模塊的時鐘停止時，也可以讀寫外部硬 件寄存器。至于CPU的5個特殊寄存器;PC、ACC、IDX、CCR和SP，可以通過進入監(jiān)控程序執(zhí)行特定的程序段得到。如MOTOROLA的 HC6808就可以通過在監(jiān)控程序開始處加入以下程序段得到這些寄存器的值。對于CPU指令集不支持讀取全部特殊寄存器的MCU，可以通過在MCU內(nèi)部增 加測試邏輯得到。PC值即為程序中斷處CPU的取指地址。

　　PSHA ;將ACC的值壓入堆棧

　　TPA ;將CCR的值傳送給ACC

　　STA $2FEB ;將CCR的值存入存儲器，地址為$2FEB

　　PULA ;將ACC彈出堆棧

　　STA $2FEA ;將ACC有值存入存儲器，地址為$2FEA

　　STHX $5F ;將IDX(H：X)的值存入存儲器，地址為$005F

　　TSX ;將SP的值傳送給IDX(H：X)

　　STHX $5D ;將SP的值存放存儲器，地址為$005D

　　當(dāng)不再繼續(xù)調(diào)試，給出開始運行的命令，監(jiān)控程序結(jié)束對運行命令的等待，并且將CPU特殊寄存器的值恢復(fù)。繼續(xù)運行監(jiān)控程序，直到最后一條指令即跳轉(zhuǎn)指令進行返回態(tài)。

　　·返回態(tài)

　　CPU執(zhí)行監(jiān)控程序的最后一條指令-跳轉(zhuǎn)指令。外部仿真邏輯在指令碼后緊接著插 入本次中斷事件的中斷點地址(進入監(jiān)控程序之前的用戶程序指令地址)，CPU的取指空間需要跳回到用戶程序空間。取消對外部中斷的屏蔽，恢復(fù)CPU外圍模 塊的工作時鐘，監(jiān)控程序完成使命，回到用戶態(tài)，繼續(xù)運行內(nèi)部Flash中的用戶程序。

　　3.2 內(nèi)部仿真邏輯

　　為了構(gòu)造合適的MCU的仿真接口，必須在MCU設(shè)計時，在MCU內(nèi)部增加一個仿 真接口模塊，稱為內(nèi)部仿真接口模塊。負責(zé)對仿真接口所需的CPU端口信號進行處理(如出于減少bond-out信號線的考慮，將地址和數(shù)據(jù)總線復(fù)用)，并 產(chǎn)生外部仿真邏輯所需的控制信號如地址鎖存信號，接收來自外部仿真邏輯的控制信號如程序文憑間切換使能信號等。

　　3.3 外部仿真邏輯

　　外部仿真邏輯如圖2左部所示，負責(zé)接收計算機通過并口發(fā)送的仿真命令，監(jiān)視MCU的仿真接口，控制仿真器的工作狀態(tài)。外部仿真邏輯由外部仿真接口模塊、斷點判斷模塊、軌跡紀(jì)錄模塊、并口接口模塊和外部SRAM讀寫控制模塊等部分組成。各個模塊的作用簡單介紹如下：

　　·外部仿真接口模塊

　　該模塊是外部仿真邏輯中仿真狀態(tài)機所在的核心模塊。功能包括：接收業(yè)自MCU的 地址、數(shù)據(jù)、讀/寫、取指、地址鎖存等信號;根據(jù)并口接口模塊給出的來自軟件的仿真命令，給出仿真控制信號;在程序空間切換時插入跳轉(zhuǎn)指令和地址;將來自 MCU的地址和取指信號送給斷點判斷模塊，并接收來自斷點判斷模塊的斷點標(biāo)志信號;產(chǎn)生送給MCU的程序空間切換使能信號;運行監(jiān)控程序時，給出讀寫外部 SRAM所需信號，并接收讀出的數(shù)據(jù)，將其送給MCU。

　　·斷點判斷模塊

　　根據(jù)外部仿真接口模塊送來的CPU地址，讀取斷點標(biāo)志存儲器中的相應(yīng)值。如果讀出的標(biāo)志為有效值，表示當(dāng)前地址為斷地址。接收來自并口接口模塊的設(shè)置和清除斷點命令，將斷點存儲器的相應(yīng)位置1或置0。允許設(shè)置任意數(shù)目的硬件斷點。

　　·軌跡紀(jì)錄模塊

　　將外部仿真接口模塊送來的CPU取指地址，存儲在軌跡紀(jì)錄的存儲器中。軌跡紀(jì)錄的存儲器采用的FIFO的方式，所能紀(jì)錄的軌跡長度是有限的，存滿刷新。軟件讀取該存儲器，可以得到CPU的運行軌跡。

　　·并口接口模塊

　　提供仿真器和計算機并口之間的通信接口，可以針對不同的并口模式設(shè)計，以滿足不同模式的通信時序要求。

　　·外部SRAM讀寫控制模塊

　　仿真過程中，仿真器的不同部分需要分時讀寫外部SRAM，包括：并口接口模塊下裝程序到外部SRAM;MCU在監(jiān)控態(tài)從外部SRAM中讀取程序指令，存儲臨時數(shù)據(jù)等。

　　對于Flash MCU而言，這種將用戶的待調(diào)試程序存儲在MCU內(nèi)部的Flash中，將監(jiān)控程序存儲在MCU外部的SRAM中，并在MCU外部構(gòu)造仿真邏輯，通過對采用 bond-out技術(shù)的MCU的bond-out管腳進行監(jiān)控，來實現(xiàn)在線仿真的做法，在芯片設(shè)計時不需要做太多的工作，而且可以反映程序真實的運行效 果。相對于完全在芯片仿真(on-chip debugger)，該方法簡單，MCU的設(shè)計周期短;而相對于用硬件平臺如FPGA仿真，則價格低廉許多，是一種種權(quán)衡折衷的方法。作者提取了一個簡單 的Flash MCU模型，用這種方法完成了仿真器的邏輯設(shè)計，用Synopsys DC綜合，用Quartus布線Altera APEX 20K200 FPGA中，用ModelSim5.4進行了后仿真，完成了仿真驗證。結(jié)果證明這樣的做法是可行的。