基于DaVinci?平臺的網(wǎng)絡視頻解碼系統(tǒng)分析與設計

　　整個視頻平臺工作上電后，816X首先從Flash中加載相關程序，并將Linux文件系統(tǒng)解壓出來在DDR中運行。IP視頻信號經(jīng)過解碼后形成6路并行YCbCr信號(每3路共用一個輸出通道)，加上像素時鐘(DCLK)、數(shù)據(jù)有效位(DE)、行同步信號(HS)、場同步信號(VS)輸給后端FPGA進行處理。邏輯芯片接收到并行視頻信號后，先根據(jù)預定好的分時傳輸協(xié)議中解出6路單獨的視頻信號，分別放置在DDR的不同區(qū)域中;完成6路視頻的緩存和仲裁后，根據(jù)系統(tǒng)的需求對視頻數(shù)據(jù)進行DMA操縱，通過PCI-E設備把視頻數(shù)據(jù)送入系統(tǒng)進行顯示。

3 硬件設計

　　DM816X模塊的硬件電路主要由主芯片816X、4片DDR3、Fash、網(wǎng)絡PHY片和電源模塊組成組成。網(wǎng)絡PHY芯片采用Mirel的KSZ9031，該芯片體積小、功能全、支持速率自適應、雙絞/直連線調節(jié)功能。該芯片和DM816X的EMAC(Ethernet Media Access Controller)口直接連接，把網(wǎng)絡數(shù)據(jù)接入到DM816X。主芯片外部掛有4片DDR3，主要用做816X的內存映射空間和視頻處理的緩沖區(qū)域，可以在軟件小系統(tǒng)中進行自由配置。同時，主芯片外部還帶一個Nand Flash，用于存儲引用程序和系統(tǒng)文件。在芯片外圍，根據(jù)應用需要放置硬件配置電路，把系統(tǒng)配置成網(wǎng)絡啟動。因為芯片對電源的精度和上電時序均有嚴格要求，因此專門針對該芯片設計了上電時序電路和AVS可調電源。芯片的上電時序要求為3.3V>1V AVS>1V Constant>1.8V>1.5V>0.9V，為此，采用了專用時序控制芯片LM3881MM對上電時序進行了控制。主芯片因為采用了先進的制造工藝，其核心電壓1V AVS對應每個芯片均有一個精準值，在芯片運行過程中，也會因為工作狀態(tài)而調整核心電壓，所以針對該電壓也設計了專門的可調電源供電電路^[4]，具體電路模塊見圖2。圖2中，電源芯片采用TPS40400，其輸出端通過反饋電路送回反饋管腳，芯片帶有IIC的Slave模塊，連接到816x主芯片。在上電開始后，主芯片會讀取相關寄存器，反饋給電源芯片具體的電源調整精準值;在系統(tǒng)運行過程中，如果同時開啟了3個解碼核，會使得芯片功耗需求增加，主芯片也可以通過IIC通訊通知電源芯片調整電源輸出。

　　FPGA硬件電路模塊實現(xiàn)相對簡單，主要包括了PCI-E接口的FPGA芯片、DDR2、存儲Flash、JTAG接口和電源模塊。邏輯芯片采用ALTER的A7系統(tǒng)芯片，采用SPI加載邏輯的方式進行加載，外掛4片DDR2使用兩個控制器對視頻數(shù)據(jù)進行緩存。JTAG接口主要用于邏輯程序調試。操作系統(tǒng)端連接采用PCI-E接口，由邏輯芯片內存自帶的PCI-E硬核實現(xiàn)。

4 DM816X軟件設計

　　為了便于軟件功能的移植、替換、添加和刪除，整個軟件采用層次式和模塊化的軟件結構?？v向分布由5個層次組成，從下向上，分別是硬件層、OS層、平臺層、業(yè)務層、接口層。橫向分布由3個子系統(tǒng)構成，從左至右，依次是A8核子系統(tǒng)、HDVPSS M3核子系統(tǒng)、Video M3核子系統(tǒng)，具體結構見圖3。

　　硬件層是軟件系統(tǒng)運行的硬件平臺，其核心是TMS320數(shù)字多媒體處理器，由A8、HDVPSS M3、Video M3、DSP 4個核構成，其中HDVPSS M3、Video M3核是M3核。本軟件沒有使用到DSP核，所以硬件層由A8、HDVPSS M3、Video M3 3個核構成。

linux操作系統(tǒng)文章專題：linux操作系統(tǒng)詳解（linux不再難懂）