突破成本限制　半導(dǎo)體業(yè)界追尋替代新技術(shù)

　　隨著晶片制造的成本與復(fù)雜度不斷提高，使得今年成為半導(dǎo)體產(chǎn)業(yè)整并以及尋找替代性技術(shù)創(chuàng)記錄的一年。在日前于美國(guó)加州舉行的IEEE S3S大會(huì)上，舉會(huì)的工程師們不僅得以掌握更多絕緣上覆矽(SOI)、次閾值電壓設(shè)計(jì)與單晶片3D整合等新技術(shù)選擇，同時(shí)也聽(tīng)說(shuō)了有關(guān)產(chǎn)業(yè)重組與整并的幾起傳聞。

　　截至目前為止，今年全球半導(dǎo)體公司已經(jīng)完成了23筆收購(gòu)交易了，這比起過(guò)去兩年的交易數(shù)總和還更多，摩根士丹利(Morgan Stanley)半導(dǎo)體投資銀行全球負(fù)責(zé)人Mark Edelstone在發(fā)表專題演講時(shí)透露。他同時(shí)預(yù)測(cè)今年的全球并購(gòu)交易總值可能從174億美元增加到近300億美元。

　　“今年的情況真的是破記錄了!”他列舉了今年出現(xiàn)的幾宗較大整并案例，如英飛凌科技(Infineon Technologies)和國(guó)際整流器(IR)公司，以及安華高(Avago)和LSI公司之間的并購(gòu)交易?！斑@個(gè)趨勢(shì)將會(huì)延續(xù)下去，預(yù)計(jì)在今后幾年都將呈現(xiàn)非常繁忙的并購(gòu)景象?！?/p>

?

　　2009-2014年全球半導(dǎo)體產(chǎn)業(yè)并購(gòu)交易數(shù)與總額

　　資金成本較低正為所有的產(chǎn)業(yè)掀起并購(gòu)浪潮，而晶片制造成本和復(fù)雜度的增加更助長(zhǎng)了半導(dǎo)體產(chǎn)業(yè)的并購(gòu)。目前制造一個(gè)20nm晶片的成本約需5,300萬(wàn)美元，較制造28nm晶片成本所需的3,600萬(wàn)美元更大幅提高，預(yù)計(jì)到了16/14nm節(jié)點(diǎn)時(shí)還將出現(xiàn)另一次躍升的高成本，Edelstone表示。 “要在這樣的投資環(huán)境下賺錢，真的需要非常大的市場(chǎng)，而且還會(huì)對(duì)半導(dǎo)體產(chǎn)業(yè)的發(fā)展帶來(lái)巨大的影響。到了16/14 nm FinFET世代，每閘極成本仍持續(xù)地攀升，這將顯著地改變半導(dǎo)體產(chǎn)業(yè)現(xiàn)狀——事實(shí)是：規(guī)模決定成敗。”

　　與會(huì)的多位發(fā)言人一致認(rèn)為，如今在整個(gè)產(chǎn)業(yè)中，每電晶體成本仍不斷上升中。不過(guò)，英特爾(Intel)在今年9月時(shí)透露，其14nm FinFET制程將可支援更低的每電晶體成本。

　　14/16nm FinFET制程節(jié)點(diǎn)象征著產(chǎn)業(yè)今后發(fā)展的主流方向，但完全耗盡型(FD)和極薄的SOI制程也有機(jī)會(huì)，GlobalFoundries公司產(chǎn)品經(jīng)理Michael Medicino表示。

　　有些對(duì)成本敏感的行動(dòng)晶片由于考慮到成本將會(huì)避免采用14nm和10nm FinFET制程，而且時(shí)間可能長(zhǎng)達(dá)4至6年。SOI可說(shuō)是為其提供了另一種替代方案，它能以接近28nm聚合物電晶體的成本，達(dá)到20nm bulk電晶體的性能，不過(guò)他認(rèn)為在市場(chǎng)壓力下所有的bulk電晶體成本還會(huì)進(jìn)一步下降。

　　Mendicino預(yù)計(jì)SOI替代技術(shù)在未來(lái)三年中占據(jù)約10%的代工業(yè)務(wù)比重，不過(guò)他強(qiáng)調(diào)這只是猜測(cè)?！叭旰笤賳?wèn)我吧!”他打趣道。

　　此外，聯(lián)發(fā)科(Mediatek)高性能處理器技術(shù)總監(jiān)Alice Wang介紹一個(gè)次閾值設(shè)計(jì)的案例。該公司的遠(yuǎn)大目標(biāo)在于推動(dòng)晶片達(dá)到漏電流和動(dòng)態(tài)能量交會(huì)的最小能量點(diǎn)，這同時(shí)也是在她的博士論文和ISSCC 2004論文中提出的一個(gè)概念。

　　工程師們已經(jīng)針對(duì)這項(xiàng)艱巨的目標(biāo)努力了近一年。接下來(lái)將面臨的挑戰(zhàn)是提供仍能完成有意義的工作、可靠并且具有最小開銷的晶片，Alice指出。

　　大規(guī)模平行架構(gòu)有助于提供超低功耗晶片進(jìn)行媒體處理任務(wù)時(shí)所需的性能。此外，時(shí)序收斂方面的新方法與新工具可以解決一些可靠性和開銷的問(wèn)題，她表示。

　　“我認(rèn)為現(xiàn)在正是讓超低電壓(ULV)成為我們?nèi)粘Ｉ钜徊糠莸臅r(shí)候了。”她在提到開發(fā)中市場(chǎng)正出現(xiàn)可穿戴和設(shè)計(jì)議題時(shí)指出，“世界上還有大約13億人——占全球人口的20%，目前都還沒(méi)有電力供應(yīng)……因此能源是新興市場(chǎng)面臨的真正關(guān)鍵挑戰(zhàn)。”

?

　　GlobalFoundries預(yù)計(jì)，下一代SOI可望以28nm聚合物電晶體的價(jià)格提供20nm的性能。

　　大會(huì)主持人Zvi Or-Bach特別提到會(huì)議期間舉辦的兩次專題討論，會(huì)中討論到如何擴(kuò)展目前最新快閃記憶體晶片中采用的單晶片3D設(shè)計(jì)類型。

　　專題討論之一由來(lái)自CEA-Leti和意法半導(dǎo)體(STMicroelectrlnics)的研究人員介紹單晶片3D整合技術(shù)，這是因應(yīng)2D晶片微縮帶來(lái)不斷增加的成本而開發(fā)的一種替代性技術(shù)。他們?cè)谝豁?xiàng)FPGA案例研究中發(fā)現(xiàn)，采用這種技術(shù)能夠比傳統(tǒng)堆疊結(jié)構(gòu)減少55%的面積。

　　在這份研究報(bào)告指出：?jiǎn)尉?D整合技術(shù)旨在按上下順序一個(gè)接一個(gè)地處理電晶體。然而，在實(shí)際建置時(shí)面臨著許多挑戰(zhàn)，例如在溫度低于600℃的情況下能夠取得高性能頂部電晶體、以便在頂部堆疊式FET制造過(guò)程中防止底部FET出現(xiàn)性能退化……固定相位外延再生長(zhǎng)已證明其效率包含600℃左右的熱預(yù)算，預(yù)計(jì)在向下變化時(shí)也能具有高效率。

　　另外，EV Group和Nikon公司代表分享用于鍵合與校準(zhǔn)系統(tǒng)的新功能細(xì)節(jié)，這些技術(shù)能夠避免目前3D晶片堆疊中使用的矽穿孔(TSV)的高成本和高復(fù)雜度。

　　EV Group公司展示為200nm或更先進(jìn)制程進(jìn)行鍵合校準(zhǔn)精密度的案例。Nikon介紹了一種新的EGA精密晶圓鍵合技術(shù)，“它可以獲得比250nm制程更好的穩(wěn)定度和更高校準(zhǔn)精密度……從而為制造未來(lái)的DRAM、MPU和影像感測(cè)器等3D IC開路。”