<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 基于USB3.0和FPGA的多串口傳輸系統(tǒng)設(shè)計

          基于USB3.0和FPGA的多串口傳輸系統(tǒng)設(shè)計

          作者: 時間:2014-11-08 來源:網(wǎng)絡(luò) 收藏

            多串口數(shù)據(jù)通信技術(shù)主要研究數(shù)據(jù)的多串口采集、存儲和處理。由于串口通信技術(shù)的廣泛應(yīng)用,使得多串口采集卡一直是研究的熱點,從早期的基于總線的多串口數(shù)據(jù)采集卡到后來的基于USB的多串口數(shù)據(jù)采集卡,以及現(xiàn)在的基于的多串口數(shù)據(jù)采集卡。

          本文引用地址:http://www.ex-cimer.com/article/265047.htm

            采集卡由于使用不方便,逐漸被淘汰,目前USB傳輸系統(tǒng)被廣泛應(yīng)用。USB2.0理論傳輸速度為480Mb/s,而的傳輸速率可高達(dá)5Gb/s,且在USB2.0的基礎(chǔ)上又增加了超高速傳輸模式。本文設(shè)計的系統(tǒng)中有80個485傳輸通道,每個通道的速率為1~10Mb/s,最高傳輸速率可達(dá)800Mb/s,USB2.0已不能滿足此要求。因此本文采用了Cypress的CYUSB3014和Altera的CycloneIII系列,CYUSB3014保證與PC的傳輸性能,負(fù)責(zé)多串口數(shù)據(jù)的采集以及對CYUSB3014的控制。

            1 EZ- FX3與接口設(shè)計

            1.1系統(tǒng)框架

            整個多串口數(shù)據(jù)采集與傳輸系統(tǒng)框圖如圖1所示。圖中虛線部分為該系統(tǒng)的硬件框圖,整個系統(tǒng)由3部分組成,USB3.0芯片選擇了業(yè)界性能表現(xiàn)最好的Cypress的CYUSB3014芯片(簡稱FX3芯片),理論上通信速率可達(dá)4.8Gb/s,該芯片除了擁有GPIF2.0接口可方便與外設(shè)進(jìn)行通信外,還有標(biāo)準(zhǔn)的SPI、UART、I2C、I2S與外設(shè)進(jìn)行通信;FPGA采用了Cyclone3C40系列的芯片,邏輯資源、片上RAM以及I/O腳數(shù)目都能充分滿足本系統(tǒng)設(shè)計;80路485傳輸芯片采用了ADI的ADM3485E,是一款3.3V低功耗數(shù)據(jù)收發(fā)器,提供±15kV的ESD保護(hù),適用于多點總線線路的半雙工通信。共模輸入范圍-7V~+12V,數(shù)據(jù)速率可達(dá)12Mb/s,能滿足本系統(tǒng)的設(shè)計要求。

            

           

            圖1多串口數(shù)據(jù)傳輸系統(tǒng)框圖

            1.2 FX3與FPGA的通信設(shè)計

            FX3與FPGA通信主要分為兩類:

            (1)FX3對FPGA的配置信息:PC通過FX3將串口的相關(guān)信息發(fā)送給FPGA,如各串口的奇偶校驗、波特率、空閑位、每路的統(tǒng)計信息等配置,此類信息數(shù)據(jù)量比較小;

            (2)FX3與FPGA的大容量數(shù)據(jù)通信:FPGA將485采集的數(shù)據(jù)通過FX3傳輸?shù)絇C.

            為了有效地利用FX3的超高速數(shù)據(jù)傳輸特性,針對這兩種不同的數(shù)據(jù)類型,本設(shè)計將兩種數(shù)據(jù)通道分開設(shè)計,其中配置信息較少,而采集的485數(shù)據(jù)容量很大,為了不使配置信息數(shù)據(jù)打斷485數(shù)據(jù)通道,將配置信息和數(shù)據(jù)信息通過兩個獨立的通道進(jìn)行傳輸,其中配置信息采用了通過FX3的UART和FPGA進(jìn)行通信,通信格式如下:

            ①EZ-USB向FPGA發(fā)送命令格式

            

           

           ?、贔PGA返回命令格式

            

           

            FX3每發(fā)一條配置參數(shù)給FPGA,F(xiàn)PGA都會返回相應(yīng)配置回應(yīng),并通知FX3可以繼續(xù)發(fā)送下一條配置信息,在配置信息都發(fā)送完成后,F(xiàn)X3最后會發(fā)送一條配置完成命令,此時FPGA會啟動外圍接口電路進(jìn)入正常的數(shù)據(jù)采集過程。

            2 USB3.0芯片固件設(shè)計

            Cypress公司為USB3.0芯片提供了一個開發(fā)包,其中包括了典型的固件代碼。對USB3.0芯片固件的設(shè)計,可利用EZ-USBFX3固件函數(shù)庫簡化加速USB3.0固件程序的開發(fā)。固件程序主要完成的工作有:初始化、處理標(biāo)準(zhǔn)的USB設(shè)備請求及USB掛起時的電源管理等。任務(wù)循環(huán)的流程圖如圖2所示。

            

           

            圖2任務(wù)循環(huán)流程圖

            3 FPGA邏輯設(shè)計

            FPGA采用了Altera公司的CycloneIII系列的3C40-C8,其邏輯門數(shù)有200萬門左右,最高工作頻率可以達(dá)到300MHz.整個工程使用了Verilog語言編寫,整個工程的綜合、布局布線都是在Quartus11.0版本下進(jìn)行,仿真軟件使用Modelsim6.5se版本。本設(shè)計中FPGA邏輯設(shè)計主要包括485數(shù)據(jù)采集模塊及與FX3的讀寫時序控制邏輯,整個工程使用邏輯單元,片上RAM使用率接近系統(tǒng)的95%,整個系統(tǒng)工作頻率為100MHz.

          數(shù)字通信相關(guān)文章:數(shù)字通信原理


          通信相關(guān)文章:通信原理



          上一頁 1 2 下一頁

          關(guān)鍵詞: USB3.0 FPGA PCI

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();