基于FPGA的LCD顯示遠(yuǎn)程更新

　　1 項(xiàng)目背景

　　1.1 研究背景

　　LCD顯示屏的應(yīng)用越來越廣，數(shù)量越來越多。LCD顯示屏應(yīng)用廣泛，無處不在。小到家庭各種電器設(shè)備，大到軍事設(shè)備。更常見是用于各種公共場合如體育館、廣場等商業(yè)用途。給我們傳遞一種更為直觀、生動的信息。從此我們的生活發(fā)生了巨大改變。巨大的應(yīng)用巨大的市場帶來了巨大的商機(jī)。傳統(tǒng)的顯示器大多采用控制系統(tǒng)與顯示界面集成在一起的方案，不便于實(shí)時管理與有效維護(hù)，不便于及時更新;也不便于人親臨惡劣的工作環(huán)境下進(jìn)行人為操控。LED顯示屏用戶迫切需要實(shí)現(xiàn)對LED顯示屏的遠(yuǎn)程控制。

　　基于FPGA的LCD顯示的遠(yuǎn)程更新是為了通過中央服務(wù)器可以實(shí)現(xiàn)有效地更新廣泛分布的LCD顯示屏，達(dá)到便于操縱，低成本，高效數(shù)據(jù)傳輸?shù)忍攸c(diǎn)。

　　1.2 基于FPGA的LCD顯示的遠(yuǎn)程更新的優(yōu)越性

　　本項(xiàng)目通過TCP/IP協(xié)議與遠(yuǎn)程控制進(jìn)行通信，便且使用FTP協(xié)議來更新LCD顯示內(nèi)容。使中央服務(wù)器與分布在其他區(qū)域的LCD顯示器組成網(wǎng)絡(luò)并IP編址，可以通過中央服務(wù)器進(jìn)行高效、方便、可靠地管理和維護(hù)LCD顯示器。具有以下優(yōu)勢：

　　●采用可編程的FPGA進(jìn)行設(shè)計，便于設(shè)計的更新與升級，節(jié)約成本。

　　●通過使用TCP/IP服務(wù)，使系統(tǒng)在傳輸數(shù)據(jù)和接受數(shù)據(jù)的過程中穩(wěn)定性和可靠性得到有效地保證。

　　●采用SOPC集成系統(tǒng)的設(shè)計，是整個系統(tǒng)的復(fù)雜性大為降低。

　　●LCD體積小、質(zhì)量輕、功耗低，可以用大規(guī)模集成電路直接驅(qū)動，可以在明亮環(huán)境下顯示，不含射線傷害。

　　2 項(xiàng)目方案

　　2.1 實(shí)現(xiàn)功能

　　1、系統(tǒng)采用FPGA嵌入軟核Microblaze作為微控制器，用于發(fā)送需要傳輸?shù)臄?shù)據(jù)。

　　2、通過TCP/IP協(xié)議有效地實(shí)現(xiàn)與遠(yuǎn)程LCD接收端進(jìn)行通信。

　　3、在接收端，對收到的FTP數(shù)據(jù)進(jìn)行存儲并實(shí)現(xiàn)對LCD屏顯示內(nèi)容的更新。

　　2.2方案設(shè)計原理

　　該方案使用Atlys Spartan®-6 FPGA 開發(fā)套件硬件平臺，系統(tǒng)原理框圖如下：

　　本方案做的是有線數(shù)據(jù)接收，首先使用FPGA嵌入軟核Microblaze作為微控制器，然后通過TCP/IP協(xié)議與遠(yuǎn)程控制進(jìn)行通信，在接受端接收到發(fā)送過來的信號，并存入RAM存儲器中，同時對LCD顯示屏進(jìn)行更新。

　　2.3硬件設(shè)計

　　通過上面對整個系統(tǒng)功能要求， 性能要求的分析， 我們可以確定系統(tǒng)的基本硬件結(jié)構(gòu)， 其組成框圖如下所示：

　　從上面的系統(tǒng)硬件框圖中我們可以看到，整個系統(tǒng)由Microblaze組成的微控制器，PLB外設(shè)總線，LCD控制器，以太網(wǎng)、以及片上RAM等組成。Microblaze微控制器作為控制器，通過PLB總線與各部分控制器以及外圍聯(lián)接，負(fù)責(zé)整個系統(tǒng)的運(yùn)行。片上SDRAM作為Microblaze微控制器執(zhí)行指令的存儲空間，在LCD更新過程中也需要保存接收到的FTP數(shù)據(jù)。整個系統(tǒng)最主要就是LCD控制IP核以及以太網(wǎng)通信部分。

　　LCD控制IP核主要由地址發(fā)生模塊、顯存讀取模塊、時序發(fā)生模塊、幀存控制模塊、行緩存等模塊組成。

　　·地址發(fā)生模塊

　　地址發(fā)生模塊為顯存讀取模塊提供了一張顯存地址表，地址表上涵蓋了LCD上每個像素點(diǎn)的訪問地址，地址發(fā)生模塊設(shè)計保證在LCD顯示掃描時鐘進(jìn)行到某一像素點(diǎn)時，恰好向顯存讀取模塊提供該像素點(diǎn)的地址，顯存讀取模塊據(jù)此地址從顯存讀取相應(yīng)的像素點(diǎn)信息。地址發(fā)生模塊動態(tài)地向顯存讀取模塊提供地址的行為與顯存讀取模塊的讀操作是同步進(jìn)行的，同步時鐘為像素點(diǎn)時鐘D-CLK，觸發(fā)信號是來自時序發(fā)生模塊的數(shù)據(jù)使能信號Data-EN，復(fù)位信號為時序發(fā)生模塊的場同步消隱信號HB。

　　·顯存讀取模塊

　　顯示讀取子模塊通過16 bit并行數(shù)據(jù)總線訪問顯存SRAM，對FPGA“調(diào)色板”顏色處理子模塊提供4 bit并行數(shù)據(jù)接口。本模塊的輸入時鐘頻率是LCD像素點(diǎn)時鐘信號D-CLK的4倍，觸發(fā)信號為LCD數(shù)據(jù)使能信號Data-EN，每4 bit顯存內(nèi)容描述一個像素點(diǎn)，可顯示16種顏色(顏色及色深可根據(jù)系統(tǒng)的要求，適時擴(kuò)充)。顯存讀取狀態(tài)機(jī)循環(huán)1次可讀取4個像素點(diǎn)的信息，在時鐘信號的觸發(fā)下，依次將點(diǎn)像素信息輸送至“調(diào)色板”顏色處理子模塊。將以上操作分解為如下步驟：(1)消隱：每行或每場的非顯示階段，此階段送至LCD的圖像信息無效;(2)SO:取每包圖像信息的第1個像素點(diǎn)信息，并送至“調(diào)色板”顏色處理子模塊;(3)s1:取每包圖像信息的第2個像素點(diǎn)信息，并送至“調(diào)色板”顏色處理子模塊;(4)S2:取每包圖像信息的第3個像素點(diǎn)信息，并送至“調(diào)色板”顏色處理子模塊;(5)s3:取每包圖像信息的第4個像素點(diǎn)信息，并送至“調(diào)色板”顏色處理子模塊。

　　·時序發(fā)生模塊

　　時序發(fā)生模塊主要產(chǎn)生數(shù)字TFT-LCD所需的像素點(diǎn)時鐘D-CLK、行同步信號H-SYNC、場同步信號V-SYNC、行同步信號H-SYNC、數(shù)據(jù)使能信號Data-EN信號。隨著FPGA的出現(xiàn)，利用編程邏輯方法產(chǎn)生行場掃描時序是一個發(fā)展方向。這種方法具有電路簡單、功能強(qiáng)、修改方便、可靠性高等優(yōu)點(diǎn)，只需在代碼中修改一些時序參數(shù)就能產(chǎn)生任意時序的波形，可以支持各種接口時序要求的TFT. - LCD顯示器。