基于FPGA的LCD顯示遠(yuǎn)程更新的設(shè)計(jì)方案及原理圖

　　2.2結(jié)構(gòu)和系統(tǒng)模型

　　(1)基本結(jié)構(gòu)圖

　　要顯示的內(nèi)容通過(guò)TCP/IP進(jìn)行傳輸與更新，沒(méi)有了距離的限制，可以在遠(yuǎn)程實(shí)現(xiàn)更新。需要更新的LCD顯示內(nèi)容共有四部分組成，在一段時(shí)間內(nèi)LCD只能顯示其中的一個(gè)部分,并循環(huán)進(jìn)行顯示。由Nexys3開(kāi)發(fā)板上的四個(gè)按鍵控制跳轉(zhuǎn)。Nexys3 FPGA開(kāi)發(fā)板通過(guò)RJ45口接收到信號(hào)后，PHY模塊對(duì)IP包進(jìn)行拆分，恢復(fù)成原始信號(hào)。由 MicroBlaze 軟核存入Cellular RAM中，并按照順序在LCD上進(jìn)行分段顯示。當(dāng)MicroBlaze 檢測(cè)到有按鍵按下時(shí)，MicroBlaze軟核處理器響應(yīng)中斷，并進(jìn)行中斷處理，顯示相應(yīng)按鍵對(duì)應(yīng)的部分信息，一段時(shí)間后，返回中斷前的狀態(tài)。

　　圖2 基本圖

　　(2)MicroBlaze結(jié)構(gòu)圖

　　圖3 MicroBlaze軟核結(jié)構(gòu)圖

　　Ethernet MAC 接收計(jì)算機(jī)發(fā)送的數(shù)據(jù)后拆分IP包,然后送入MicroBlaze處理,由MultriProt Memory Controller控制存入 Local Memory中,然后按照順序進(jìn)行循環(huán)顯示,顯示時(shí)間由 Timer/PWM控制,當(dāng)有按鍵按下時(shí),通過(guò)GPIO傳送入MicroBlaze軟核,由 Interrupt Controller 控制進(jìn)行中斷,將當(dāng)前信息存入堆棧,后跳轉(zhuǎn)到按鍵指定處進(jìn)行顯示Timer/PWM控制顯示一段時(shí)間后,返回中斷前的狀態(tài)繼續(xù)正常循環(huán)顯示.Customer Coprosser協(xié)助 MicroBlaze處理數(shù)據(jù).

　　(4)以太網(wǎng)模塊圖

　　圖4 以太網(wǎng)結(jié)構(gòu)圖

　　Nexys3基本系統(tǒng)生成器(BSB)支持包自動(dòng)生成一個(gè)測(cè)試應(yīng)用程序的以太網(wǎng)MAC。ISE的設(shè)計(jì)可以使用IP內(nèi)核發(fā)生器用向?qū)?lái)創(chuàng)建一個(gè)以太網(wǎng)MAC控制器IP核。如果COL此信號(hào)置位時(shí)表示碰撞條件的檢測(cè)MLL模式。在MLL模式中：

　　1.傳輸數(shù)據(jù)時(shí)的控制信號(hào)為TXCLK,當(dāng)TXCLK為上升沿時(shí)控制器同步傳輸數(shù)據(jù)，TXEN為高電平時(shí)表明此時(shí)控制器傳輸?shù)臄?shù)據(jù)是有效的，若TXER為高電平時(shí)，說(shuō)明傳輸檢測(cè)到錯(cuò)誤。

　　2.接受數(shù)據(jù)時(shí)，在RXCLK為上升沿時(shí)RXD[3:0]開(kāi)始接受數(shù)據(jù)?？刂菩盘?hào)RXCLK為上升沿接收數(shù)據(jù)時(shí)，接受信號(hào)RXDV為高電平。如果RXER為高電平時(shí)說(shuō)接受檢測(cè)到錯(cuò)誤。