基于FPGA的數字日歷設計

　　年月日模塊計數設定為2000年～2999年，從圖4中可以看出2008年2月，計數到29天;從圖5得到2005年2月計數到28天;從圖6看出2004年12月計數到31天，設計正確。

　　3.4定時模塊

　　定時模塊通過按鍵K4來切換調節(jié)定時的分鐘和小時，調整功能由調時模塊的按鍵K3來完成，每按兩下K3對應的顯示加1.

　　3.5調時模塊

　　調時模塊設計思想是：通過把整個設計中的上一個模塊(比如：分的上一個模塊是秒;年的上一個模塊是月，等等)的進位輸出接到本模塊的輸入in，out接到下一個模塊的時鐘輸入。正常狀態(tài)下sout=fin，fout=hin，hout=din，dout=min，mout=yin，win=hout;當每按下兩次K2鍵，產生一個上升沿分別對fin，hin，win，din，min，yin，dingshi調節(jié)，調節(jié)信號由K3給出。其中定義一個信號w，計數到7返0，對應正常狀態(tài)，fin，hin，win，din，min，yin，dingshi 7個狀態(tài)。

　　當K2每來一個上升沿時，分別對分，時，星期，天，月，年以及定時調整，調整信號由K3給出，經仿真調時模塊結果與系統(tǒng)設計要求符合。

　　3.6控制模塊

　　控制模塊通過K1按鍵進行切換顯示調整，起初顯示年月日，按下2次K1顯示時間，再按下2次顯示定時時間。

　　若仿真參數設置數值為：2013年05月15日，星期三，15：28(33 s)，定時為07：19.仿真后結果如圖7所示。

　　從圖7可以看出，通過K1按鍵控制顯示，開始顯示年月日：20130515，當按下K1兩下，顯示星期+時間：03152833;再按兩下顯示定時時間：00000719.仿真結果與預期設計一致，設計正確。

　　圖7仿真結果

　　3.7鬧鐘模塊

　　鬧鐘模塊設計為當定時時間到或者整點時鬧鈴響，分別有ZHENG，NAO兩個控制端子控制，低電平有效。經驗證，定時和整點報時仿真結果均符合設計要求。

　　3.8頂層模塊

　　將各個子模塊設計好之后，并創(chuàng)建各自文件的圖元，以供原理圖設計文件中調用。然后在原理圖編輯窗口創(chuàng)建頂層原理圖文件shuzirili.bdf，即將各圖元的引線端子按照邏輯關系連接起來，得到如圖8所示的完整原理圖，也即頂層模塊。

　　對頂層文件分別進行時間、日期、鬧鈴功能的波形仿真，得到的仿真結果和預想設計一致，表明設計正確。

　　圖8頂層原理圖