網(wǎng)絡(luò)處理器芯片的國(guó)產(chǎn)化之路

　　網(wǎng)絡(luò)處理器芯片主要用于構(gòu)建網(wǎng)絡(luò)通信基礎(chǔ)設(shè)施平臺(tái)，對(duì)于位于網(wǎng)絡(luò)通信終端節(jié)點(diǎn)的用戶來說，通常是透明而不可見的。因此，與通用CPU以及嵌入式CPU等大眾電子消費(fèi)密切相關(guān)的通用處理器芯片相比，網(wǎng)絡(luò)處理器(Network Processor)芯片一直以來很少能夠獲得廣泛的關(guān)注。

　　實(shí)際上，網(wǎng)絡(luò)處理器廣泛應(yīng)用于包括路由器、交換機(jī)等各類網(wǎng)絡(luò)核心設(shè)備中，它特定應(yīng)用于網(wǎng)絡(luò)通信領(lǐng)域的各種任務(wù)，例如報(bào)文處理、協(xié)議分析、路由查找、防火墻以及QoS等。網(wǎng)絡(luò)處理器芯片對(duì)于網(wǎng)絡(luò)通信基礎(chǔ)設(shè)施的重要性，阿爾卡特朗訊公司的 Basil Alwan有一句話形容得很貼切，“網(wǎng)絡(luò)處理器是網(wǎng)絡(luò)設(shè)備最根本的基因，它定義了路由器平臺(tái)的能力、可擴(kuò)展性以及面向未來演化的可能性^[1]”。

　　國(guó)內(nèi)外研制情況

　　經(jīng)過多年的發(fā)展，網(wǎng)絡(luò)處理器正逐漸替代網(wǎng)絡(luò)通信設(shè)備中固定功能的ASIC芯片，已成為構(gòu)建網(wǎng)絡(luò)通信系統(tǒng)的戰(zhàn)略性核心器件。商用網(wǎng)絡(luò)處理器市場(chǎng)在不斷增長(zhǎng)，而市場(chǎng)上網(wǎng)絡(luò)處理器芯片產(chǎn)品則基本上來自國(guó)外廠商。

　　傳統(tǒng)網(wǎng)絡(luò)處理器按核心處理單元的不同可以分為兩類，即基于微核的網(wǎng)絡(luò)處理器(NPU)以及基于通用CPU核的網(wǎng)絡(luò)處理器(GNP)，主要區(qū)別如表1所示。

　　目前，典型商用網(wǎng)絡(luò)處理器芯片包括阿爾卡特朗訊的FP系列^[1]、Marvell 公司的Xelerated系列^[2]、EZchip的NP系列^[3]等。上述網(wǎng)絡(luò)處理器通常采用多核多線程、超流水等高級(jí)體系結(jié)構(gòu)，利用功能部件定制優(yōu)化、深亞微米集成電路設(shè)計(jì)等技術(shù)提高報(bào)文處理性能，其中多款網(wǎng)絡(luò)處理器可以達(dá)到400Gbps報(bào)文處理要求。

　　阿爾卡特朗訊公司的FP3網(wǎng)絡(luò)處理器集成共288個(gè)RISC Core，主頻可達(dá)1GHz，其中每32個(gè)Core為一個(gè)Cluster，共9個(gè)Cluster。它采用多Pipeline處理模型，F(xiàn)P3的報(bào)文轉(zhuǎn)發(fā)處理能力高達(dá)400Gbps。與FP3類似，Marvell公司的HX4100網(wǎng)絡(luò)處理器(原Xelerated公司)也采用類似的多Pipeline處理模型，通過集成數(shù)百個(gè)支持VLIW指令集的PISC(Packet Instruction set computer)專用處理器核，也可實(shí)現(xiàn)400Gbps線速報(bào)文處理。值得一提的是，HX4100流水線間得PISC采用同步數(shù)據(jù)流體系結(jié)構(gòu)，從而避免了控制流模型中的指令相關(guān)性對(duì)性能的影響，可確保系統(tǒng)獲得確定性的處理性能。EZchip的NP-5采用Functional Pipeline處理模型，處理流程映射到4級(jí)面向任務(wù)優(yōu)化的處理引擎，采用專用指令集，基于功能編程語言(FPL)開發(fā)，分組處理能力達(dá)到240Gbps。上述芯片產(chǎn)品都屬于基于微核的網(wǎng)絡(luò)處理器，大多采用流水線方式組織，以提供極高的報(bào)文轉(zhuǎn)發(fā)處理性能，在芯片功耗方面具有優(yōu)勢(shì)，主要缺點(diǎn)是通常僅支持微碼編程，軟件開發(fā)復(fù)雜困難。

　　Broadcom公司的XLP II 900網(wǎng)絡(luò)處理器^[4]集成了多達(dá)80個(gè)通用CPU核(nxCPUs)，具有三級(jí)Cache存儲(chǔ)子系統(tǒng)和4個(gè)DDR3內(nèi)存控制器，采用并行處理架構(gòu)，可提供160Gbps報(bào)文轉(zhuǎn)發(fā)處理性能。通過集成安全加速引擎，其可支持高性能的加密、認(rèn)證以及深度報(bào)文檢測(cè)等功能。Cavium公司的OCTEON III網(wǎng)絡(luò)處理器^[5]也采用并行架構(gòu)，通過集成48個(gè)64位MIPSCPU核和大量的加速引擎，可提供100Gbps報(bào)文轉(zhuǎn)發(fā)處理能力，并支持廣泛的網(wǎng)絡(luò)業(yè)務(wù)處理硬件加速。上述芯片產(chǎn)品都屬于基于通用CPU核的網(wǎng)絡(luò)處理器(GNP)，面向支持多樣化網(wǎng)絡(luò)高層協(xié)議和業(yè)務(wù)處理設(shè)計(jì)，具有較強(qiáng)的可編程性，通?？梢灾С諧/C++高級(jí)語言編程，并運(yùn)行通用Linux操作系統(tǒng)，從而為開發(fā)人員帶來便捷。然而，集成度與功耗問題嚴(yán)重制約了GNP的性能提升。

　　從國(guó)內(nèi)來看，華為、中興等網(wǎng)絡(luò)設(shè)備廠商以及國(guó)防科大等科研院所早已基于國(guó)外成熟網(wǎng)絡(luò)處理器芯片設(shè)計(jì)了多款高性能路由器產(chǎn)品，并已經(jīng)在國(guó)內(nèi)外市場(chǎng)上得到廣泛應(yīng)用。國(guó)防科大、西安電子科大以及清華大學(xué)等單位在國(guó)內(nèi)也較早開展了網(wǎng)絡(luò)處理器研制，取得了一定進(jìn)展和技術(shù)積累，但與國(guó)外仍有一定差距，目前還沒有成熟的國(guó)產(chǎn)商用網(wǎng)絡(luò)處理器芯片產(chǎn)品。

　　隨著國(guó)家戰(zhàn)略層面對(duì)網(wǎng)絡(luò)通信基礎(chǔ)設(shè)施安全及自主創(chuàng)新能力的重視，作為構(gòu)建網(wǎng)絡(luò)通信設(shè)備的核心器件，網(wǎng)絡(luò)處理器芯片的國(guó)產(chǎn)化將是一種必然。為了選擇一條切實(shí)可行的網(wǎng)絡(luò)處理器研制的技術(shù)途徑，必須充分把握網(wǎng)絡(luò)處理器研制所面臨的挑戰(zhàn)和技術(shù)發(fā)展趨勢(shì)。